该文档由天勤论坛（www.csbiji.com）整理，转载请注明出处选择题部分--------------------------------------------------其中90秒为CPU时间，其余为I/O12.假设基准程序A在某计算机上的运行时间为100秒，时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是（）。A.55秒B.60秒C.65秒D.70秒D。根据阿达姆尔定律，改进后的基准程序执行时间=90秒/1.5+(100-90)秒=70秒。13.假设编译器规定int和short类型长度分别为32位和16位，若有下列C语言语句：unsignedshortx=65530;unsignedinty=x;得到y的机器数为（）。A.00007FFAHB.0000FFFAHC.FFFF7FFAHD.FFFFFFFAHB。首先，需要写出无符号数x的二进制表示。因为x为short型，而short类型长度为16位，这里就需要知道一个解题技巧。对于16位的无符号整数最大值为65535，其十六进制表示为FFFFH，而x仅比该最大值小5，所以x的十六进制表示为FFFAH（F-5=A）。然后将其赋值给y，由于y也是无符号整数，故只需在高位添0即可。最后得到y=0000FFFAH。）。14.float类型（即IEEE7单精度浮点数格式）能表示的最大整数是（A.2126-2103B.2127-2104C.2127-2103D.2128-2104D。单精度浮点数的最大值为2127（2-2-23）=2128-2104。15.某计算机存储器按字节变址，采用小端方式存放数据。假定编译器规定int型和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下：struct{inta;charb;shortc;}record;record.a=273;若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址是（A.0x00、0xC00DB.0x00、0xC00EC.0x11、0xC00DD.0x11、0xC00E）。D。尽管record占7个字节（成员a占4个字节，成员b占1个字节，成员c占2个字节），但是由于数据按边界对齐存储，故record共占8字节。record.a=273=0x00000111，因为采用小端方式存放数据，从低位到高位字节值分别为0x11、所以0xC0080x01、0x00、0x00，该文档由天勤论坛（www.csbiji.com）整理，转载请注明出处中的内容为0x11。成员b占一个字节，后面的一个字节留空。成员c占2个字节，所以record.c的地址为0XC00E。存储方式如下图所示。16.下列关于闪存（FlashMemory）的叙述中，错误的是（A.信息可读可写，并且读、写速度一样快B.存储元由MOS管组成，是一种半导体存储器C.掉电后信息不丢失，是一种非易失性存储器D.采用随机访问方式，可替代计算机外部存储器）。A。闪存的写操作必须在空白区域进行，如果目标区域已经有数据，必须先擦除后写入，而读操作不必如此，所以闪存的读速度比写速度快。其他三项均为闪存的特征，记住即可。17.假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换算法，当访问的主存地址依次为0，4，8，2，0，6，8，6，4，8时，命中Cache的次数是（）。A.1B.2C.3D.4C。画图即可解决，0，4，8，2，0，6，8，6，4，8，红色字体的为命中块。18.某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有（）。A.5位B.6位C.15位D.33位C。33个微命令构成5个互斥类，分别包含7、3、12、5和6个微命令，另外每组必须增加一种不发命令的情况，则5个段分别需要8、4、13、6和7种状态，对应3、2、4、3和3位，一共15位。19．某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。A.20nsB.40nsC.50nsD.80nsC。首先需要求出总线带宽。针对此题，总线工作频率=总线时钟频率/1=100MHz。故总该文档由天勤论坛（www.csbiji.com）整理，转载请注明出处线带宽=总线工作频率×总线宽度/8=400MB/s。一次“主存写”总线事务传输128位数据所需要的时间为16B/(400MB/s)=40ns。突发传输方式还需要一次地址传输，时间为一个时钟周期，即1/100MHz=10ns。故总时间为40ns+10ns=50ns。20.下列关于USB总线特性的描述中，错误的是（A.可实现外设的即插即用和热插拔B.可通过级联方式连接多台外设C.是一种通信总线，可连接不同外设D.同时可传输2位数据，数据传输率高）。D。USB总线是串行总线，即一位位的传输，不可能同时传输2位数据。21．下列选项中，在I/O总线的数据线上传输的信息包括（Ⅰ、I/O接口中的命令字Ⅱ、I/O接口中的状态字Ⅲ、中断类型号A.仅Ⅰ、ⅡC.仅Ⅱ、Ⅲ）。B.仅Ⅰ、ⅢD.Ⅰ、Ⅱ、ⅢD。在程序查询方式中，向I/O接口发出的命令字和从I/O接口取回的状态字，以及中断方式中的中断类型号（确定相应的终端向量）都是通过I/O总线传输的。22.响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括（I、关中断Ⅱ、保存通用寄存器的内容Ⅲ、形成中断服务程序入口地址并送PCA.仅I、ⅡB.仅I、ⅢC.仅Ⅱ、ⅢD.I、Ⅱ、ⅢB。中断隐指令完成以下三大任务：程序断点进栈、关中断、向量地址→PC。）。综合题部分--------------------------------------------------假设某计算机的CPU主频80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线的宽度为32位。请回答以下问题：（1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？（2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传该文档由天勤论坛（www.csbiji.com）整理，转载请注明出处送采用周期挪用的方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？（3）CPU和DMA控制器同时要求使用总线传输数据时，哪个优先级更高？为什么？（4）为了提高性能，主存采用4体交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能够提供的最大带宽是多少？【答案要点】（1）平均每秒CPU之星的指令数=80M/4=20M，所以MIPS=20。平均每秒Cache缺失的次数=20M×1.5×（1-99%）=300K。当Cache缺失时，CPU访问主存，主存与Cache之间以块为单位传送数据，此时主存带宽=16B×300K/s=4.8MB/s。在不考虑DMA传送的情况下，主存带宽至少达到4.8MB/s才能满足CPU的访存要求。（2）平均每秒“缺页”异常次数=300K×0.0005%=1.5次。由于存储器总线带宽为32位，所以每传送32位数据，磁盘控制器发出一次DMA请求，这样平均每秒磁盘DMA请求的次数至少为1.5×4KB/4B=1.5K=1536。（3）CPU和DMA控制器同时要求使用存储器总线时，DMA请求优先级更高，因为若DMA请求得不到及时响应，I/O传输数据可能会丢失。（4）4体交叉存储器模式能提供的最大带宽=4×4B/50ns=320MB/s。某16位计算机中，带符号整数用补码表示，数据Cache和指令Cache分离。表1给出了指令系统中部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，（x）表示寄存器x或存储单元x的内容。表1名称加法指令算术左移算术右移取数指令存数指令指令系统中部分指令格式指令的汇编格式ADDRs，RdSHLRdSHRRdLOADRd，memSTORERs，mem指令功能(Rs)+(Rd)→Rd2*(Rd)→Rd(Rd)/2→Rd(mem)→Rd(Rs)→mem该计算机采用5段流水方式执行指令，各流水段分别是取指IF、译码/读寄存器ID、执行/计算有效地址EX、访问存储器M、结果写回寄存器WB，流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一寄存器的读和写操作不能再同一个时钟周期内进行。请回答下列问题。（1）若int型变量x的值为-513，存放在寄存器R1中，则执行指令“SHRR1”后，R1的内容是多少？（用十六进制表示）（2）若某个时间段中，有连续的4条指令进入流水线，在其执行过程中没有发生任何指令段阻塞，则执行这4条指令所需的时钟周期数为多少？（3）若高级语言程序中某赋值语句为x=a+b，x，a和b均为int型变量，它们的存储单元地址分别为[x]、[a]和[b]。该语句对应的指令序列及其在指令流水线中的执行过程表2所示。该文档由天勤论坛（www.csbiji.com）整理，转载请注明出处表2指令序列机器执行过程示意图时间单元1I1I2I3I4IF2IDIF3EXIDIF4MEX5WBMWBIDIFEXMWBIDEXMWB671011121314I1LOADR1，[a]I2LOADR2，[b]I3ADDR1，R2I4STORER2，[x]则这4条指令执行过程中，I3的ID段和I4的IF段被阻塞的原因各是什么？（4）若高级语言程序中某赋值语句为x=2*x+a，x和a均为unsignedint型变量，它们的存储单元地址分别表示为[x]、[a]。则执行这条语句至少需要多少个时钟周期？要求模仿图1画出这条语句对应的指令序列及其在流水线中的执行过程示意图。【答案要点】（1）x的机器码为[x]补=1111110111111111B，即指令执行前（R1）=FDFFH，右移1位后为1111111011111111，即指令执行后（R1）=FEFFH。（2）至少需要4+（5-1）=8个时钟周期。（3）I3的ID段被阻塞的原因是由于I3与I1和I2都存在数据相关，需等到I1和I2将结果写回寄存器后，I3才能读寄存器内容，所以I3的ID段被阻塞。I4的IF段被阻塞的原因是由于I4的前一条指令I3在ID段被阻塞，所以I4的IF段被阻塞。（4）该条指令对应的指令序列有2种情况，因为2*x操作有加法（对应第一种）和左移（对应第二种）两种方法实现。第一种第二种I1LOADR1，[x]I1LOADR1，[x]I2LOADR2，[a]I2LOADR2，[a]I3ADDR1，R1I3SHLR1I4ADDR1，R2I4ADDR1，R2I5STORER2，[x]I5STORER2，[x]对应的执行过程示意图如下：1I1I2I3I4I5IF2IDIF3EXIDIF4MEX5WBMWBIDIFEXMWBIDIFEXMWBIDEXMWB671011121314151617综上，执行这条语句至少需要17个时钟周期。该文档由天勤论坛（www.csbiji.com）整理，转载请注明出处------------------------------------------------------------------------------------------------------------------------------2009年-2012年历年统考真题详细解答请参考天勤论坛即将出版的书籍，《2013年计算机专业基础综合考试历年统考真题详解》，届时当当网、卓越网、京东商城均有销售！！！
