—－，ｒＩ●‘－，０●Ｉｌ， Ｉ ＩＩ ＾．＿，ＩＪＩＩ￣ｌ，，，Ｉｋ．ｉＩＩＵＩＩ 基于ＡＲＭ处理器的ＣＡＮ节点设计 Ｄｅｓｉｇｎ ｏｆｔｈｅ ＣＡＮ Ｎｏｄｅｓ Ｂａｓｅｄ ｏｎ ＡＲＭ Ｐｒｏｃｅｓｓｏｒ ＿中北大学机械工程与自动化学院黄小娟王福明刘敏娜 引言 随着信息技术的飞速发展，基 于ＡＲＭ在嵌入式系统方面的优势和 ＣＡＮ总线的广泛应用，目前越来越多 Ｃ＾Ｎ总线 图１系统节点 结构图 的ＡＲＭ处理器内部自带了ＣＡＮ控制 器，极大的方便了开发人员对ＣＡＮ总 线的开发。本课题是基于ＡＲＭ２１０４ 的微处理器ＣＡＮ总线系统节点开发， 采用ＣＡＮ总线可以将节点控制器直接 总体设计方案 ＣＡＮ节点的设计主要是ＣＡＮ通 安装在现场，数据经处理后发送到总 本课题中所设计的是ＣＡＮ总 信控制器与微处理器之间、ＣＡＮ总线 线上，实现了信息的全数字方式传输， 线系统节点，系统节点结构图如图１。 收发器与物理总线之间的电路的设计。 提高了传输的抗干扰能力，增加了信 ＣＡＮ总线系统应用要求：ＣＡＮ 微控制器主要负责ＣＡＮ控制器的初始 息的传输量。 总线接口的扩展、点对点通信。 化，进行与ＣＡＮ控制器的数据传递， ｉｏ母 锄 电源电路 Ｌ一一 … ｍ ＾Ｄ Ｐ０．８ Ｐ０．９ ＡＤ ／ Ｐ１・０ ＾Ｄ／ ＡＤ 芯片 ｃ２１Ｏ４ Ｐ１・１ ＡＤ／ ｓ丁＾ｌ０００ ＡＤ 芯片 Ｐ１．２ ＡＤ／ ＡＤ Ｐ１．３ ＡＤ ＡＤ １】ｌ【 Ｐ０．２ ｐ１，４ ＡＤ／ ＡＤ Ｐ１ ５ ＡＤ／ ＾Ｄ １＂９ Ｐ０．２ ＾Ｌ ＡＤ Ｐ０．０ ／ Ｐｏ Ｗ ＾Ｄ ・ｌ Ｐ０１／ ．ＴＣ Ｐ０．１ Ｐ０．４ Ｒ ／ Ｒ Ｐ０，１ Ｐ０．１ ＩＮ ／ ＩＮ 图３模拟总线硬件图 并按照预定的程序进行处理；ＣＡＮ的通信协议主要由ＣＡＮ 控制器完成，ＣＡＮ控制器主要负责将数据以ＣＡＮ报文的 形式传递，并进行系统的诊断、测试以及处理ＣＡＮ总线上 的错误等；而ＣＡＮ总线收发器是ＣＡＮ控制器和ＣＡＮ总 线之间的接１３，完成物理电平的转换，功能是增大通信距离， 提高系统的瞬间抗干扰能力，保护总线，降低射频干扰ＲＦＩ ｏ 通常一个完整的ＣＡＮ节点应该包括三个部分：微控 制器、ＣＡＮ控制器、ＣＡＮ收发器。目前广泛流行的ＣＡＮ 总线器件有两大类：一类是独立的ＣＡＮ控器，另一类是带 有在片ＣＡＮ的徽控制器。 Ｏ 节点硬件电路设计 对于ＣＡＮ节点硬件电路的的各接口电路的设计有： ＣＡＮ接口电路、ＣＰＵ模块、外围电路（复位电路和ＪＡＴＧ 接口电路）。其中ＣＰＵ及电源电路如下图２所示： ＬＰＣ２１０４要使用两组电源，Ｉ／Ｏ供电电源为３，３Ｖ应用 系统。首先，电源ＤＷｌ将电源整流，经过Ｃ１、Ｃ３滤波， 然后通过７８Ｍ０５将电源稳压至５Ｖ，再使用ＬＤＯ芯片（低 差压电源芯片）稳压输出３．３Ｖ及１．８Ｖ电压。ＬＤ０芯片采 用Ｓ－１１３１Ｂ３３ＵＣ和Ｓ一１１３１Ｂ１８ＵＣ，其特点为输出电流大、 精度高、稳定性高、功耗低。 没计中的ＣＰＵ芯片与控制器ＳＪＡ１０００的配脚图如图 ３所示 ’ ｃＡＮ节点的软件设计 ＣＡＮ节点的软件设计主要包括ＡＲＭ处理器的编程和 ＳＪＡ１ ０００驱动程序的设计。在硬件电路确定以后，系统控 制的主要功能将依赖于软件来实现。系统能否正常可靠的 工作，除了硬件的合理设计以外，与功能完善的软件设计 是分不开的。 软件程序流程图如下图４所示： 图４主程序流程图 配置软件包使用的ＧＰＩＯ必须在文件ｃｏｎｆｉｇ．ｈ中进行， 其程序清单如列表１所示，其中程序清单（１）设置地址总 线的宽度，只能为８、１６、和２４三个值之一。清单（２） 设置信号ＡＤＯ对应ＧＰＩＯ，其中０对应Ｐ０．０，１对应ＰＯ．１， 以此类推。地址／数据总线的其它信号以这个信号为基 准，顺序定义。清单（３）信号ＡＬＥ对应ＧＰＩＯ，其中０对 应Ｐ０．０，１对应Ｐ０．１，以此类推。清单（４）信号ＷＲ对应 ＧＰＩＯ，其中０对应Ｐ０．０，１对应Ｐ０．１，以此类推。 程序清单列表１配置总线使用的ＧＰＩＯ ＃ｄｅｆｉｎｅＡＤＤＲ Ｎ ＢＩＴ １６ ｆ１） ＃ｄｅｆｉｎｅ ＡＤＯＰＩＮ—ＮＵＭ ８ （２） ＃ｄｅｆｉｎｅ ＡＬＥ—ＰＩＮ—ＮＵＭ ０ （３） ＃ｄｅｆｉｎｅ ＷＲＰＩＮ＿—ＮＵＭ １ （４） ＃ｄｅｆｉｎｅ ＲＤ＿ＰＩＮ～ＮＵＭ ４ （５） ＃ｉｎｃｌｕｄｅ“ｅｘｂｕｓ．ｈ” ｆ６） 下转６４页 世界电子元器件２０１ ｊ．２ ｇｅｃ．ｅｃｃｎ．ｃｏｍ 表４串行协议芯片初始化 步骤 寄存器 地址 偏移量 操作 数据 描 述 ＿ 控制逻辑电路 控制逻辑电路负责整个ＤＳＰ数 ｌ ２ ３ ＬＣＲ ＤＵ ＤＬＭ ＢＡＳＥ＋３ ＢＡＳＥ＋Ｏ ＢＡＳＥ＋１ 写 写 写 ８３Ｈ Ｏ８Ｈ 串行数据格式８位字长，无校验位，１位停止位， 使能波特率选择 据处理模块上控制和状态信号的产生， 负责ＰＣＩ总线时序控制和逻辑译码。 波特率为Ｉ１５．２ｋｂｐｓ ＯＯＨ 该逻辑功能由ＣＰＬＤ可编程逻辑器件 实现，逻辑描述由ＶＨＤＬ语言完成。 控制逻辑电路主要完成以下功能： ａ．ＴＭＳ３２０Ｆ２８１ ２总线时序支持 电路； ４ ５ ６ ７ ＬｃＲ Ｒ ＩＥＲ ＦＣＲ ＢＡＳＥ＋３ ＢＡＳＥ＋４ ＢＡＳＥ＋Ｉ ＢＡＳＥ＋２ 写 写 写 写 ０３Ｈ Ｏ０Ｈ ＯＯＨ ０７Ｈ 串行数据格式８位字长，无校验位，ｌ位停止位， 波特率选择位无效 正常接收发送状态（１ＯＨ为回绕方式） 不使能任何中断 使能ＦＩＦＯ模式，接收和发送数据 ｂ．系统总线接口时序支持电路； ＲＳ４２２和ＲＳ２３２总线传输通过不同 对串行数据格式的约定，１６Ｃ５５４各 ｃ．地址译码； ｄ．地址转换及地址三态控制； 的接口芯片完成电平转换，其功能框 寄存器地址分配如表３，各个寄存器 图如图８所示。 对应的访问地址为该串行通道分配的 ｅ．实现对数据 线管理逻辑的控制； ｆ．系统总线复位。 １６Ｃ５５４通过对各个寄存器的编 基地址加上偏移地址，即：各寄存器 Ａ２Ａ１Ａ０］Ｉ６。 程完成串行数据的初始化及传输，在 访问地址＝ＢＡＳＥ＋［上电初始化时，本模块将串行数据初 串行协议芯片通过有效的初始化 结束语 根据以上原理，我们研制了该智 始化为数据位８位，停止位１位，无 才能实现串行数据的正确接收和发送， 奇偶校验位，波特率为１１５．２ＫＢＰＳ， 在进行初始化的时候确保串行通道没 能接１３板，通用性强，接１３简单，可 在完成上电ＢＩＴ后，主机可通过改变 有接收和发送数据。其初始化流程如 以满足大多数应用条件，经使用证明 双口存储器的初始化参数来满足自身 表４所示。 ．．●上接５９页 本系统ＣＡＮ控制器采用 有８个不同的中断，这些中断可使主控 设计合理，稳定可靠。圃霸 系统控制的主要功能将依赖于软件来 ＳＪＡ１ ０００．ＳＪＡ１ ０００控制器在微控制器 制器立即作用在ＣＡＮ控制器的某些状 实现，并且能够正常可靠的工作。正常通讯前，都必须先在相应地址寄存 态上。一旦ＣＡＮ产生中断，ＳＪＡ１０００ 器中加载，确定接收标识码、总线接收 就将中断输出（管脚１６）设为低电平，波特率以及输出控制等，这就是ＣＡＮ 直到主控制器通过读ＳＪＡ１ ０００的中断 结论 以ＡＲＭ芯片作为主控制器， 控制器的初始化。系统所用的ＣＡＮ总 寄存器对中断采取相应措施，在主控制 ＣＡＮ总线作为数据传输方式来进行通 ＮＦＯ里有更多 讯的嵌入式系统得到了越来越广泛的 线控制器ＳＪＡ１０００和ＣＡＮ２．０Ａ以及 器响应后中断，或接收ＩＣＡＮ２．０Ｂ两个版本的协议同时兼容。 有效数据，ＳＪＡ１ ０００立刻将中断输出再 应用。同时ＣＡＮ通讯的可靠性也成为 本文以ＬＰＣ２１０４为例，给出了一 本系统设计以ＣＡＮ２．０Ａ的Ｂａｓｉｃ ＣＡＮ 次设为低电平。采用中断接收的方式来 影响系统性能的关键部分之一。为协议标准进行设计。 接收数据，ＬＰＣ２１０４的Ｐ０．１６设置为外 ０００之 ＮＴ，整个数据接收模块由数据 类微处理器与ＣＡＮ控制器ＳＪＡ１测试之前编写的程序前首先要确 部中断Ｉ定ＳＪＡ１０００的片选地址，确定与其他 接收函数ｖｏｉｄ ＲｅｃｅｉｖｅＤａｔａ（ｕｉｎｔ８ Ｒｔ）、 间的较为通用的硬件连接方法，对ＣＡＮ ｉｏｎ（ｖｏｉｄ）构 总线节点进行了可靠性设计，采用ＣＡＮ 外部存储器无冲突。其次，微处理器 中断处理函数ＣＡＮＥｘｃｅｐｔ 总线可以将节点控制器直接安装在现 对ＳＪＡ１ ０００的控制访问是以外部存储 成。当ＳＪＡ１０００接收到ＣＡＮ总线数据，器的方式，来访问ＳＪＡ１０００的内部寄 通过接收中断使得ＬＰＣ２１０４产生外部 场，数据经处理后发送到总线上，实现 ＮＴ而使其进入中断处理函数，进 了信息的全数字方式传输，提高了传输 存器，所以应该正确定义微处理器访 中断Ｉ问ＳＪＡ１０００时，ＳＪＡ１０００内部寄存 而对接收到的数据进行处理。 器的访问地址。 的抗干扰能力，增加了信息的传输量。 该设计现已在工厂车间中的车身控 可想，在ＣＡＮ节点的软件设计 整个流程进行测试之后，ＳＪＡ１ ０００ 的整个流程中，当硬件电路确定以后，制系统中得到了应用，且运行可靠。皿 世界电子元器件２０ １ １．２ ｇｅｃ．ｅｃｃｎ ｃｏｒｎ
