27.四舍五入判别电路的设计

课名： 教 师： 班级: 编写时间：

课题： 授课时数 2 四舍五入判别电路的设计 教学目的及要求： 1. 掌握组合逻辑电路设计的要点 2. 熟悉VHDL设计电路的语法知识 教学重点： 四舍五入电路的VHDL设计方法 教学难点： VHDL实现判别电路功能的描述 教学步骤及内容 ： 旁批栏： 二、 新课 1. 必要的理论知识讲解 数据类型 std_logic,bit , std_logic_vector,bit_vector的讲解。 组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中 无反馈环路（无记忆） 2. 设计任务： 设计一个四舍五入电路，a, b, c, d为数据输入端的端口名，y为 输出。 3. 设计过程： （1）输入设计项目并将其设为当前项目 （2）在文本编辑窗中设计输入VHDL程序： ENTITY zuhe IS PORT ( a,b,c,d: IN BIT; y : OUT BIT ); END ENTITY; ARCHITECTURE behav OF zuhe IS BEGIN 一、 复习旧课 Y<=D OR (A AND C) OR (B AND C); END ARCHITECTURE; 4. 项目编译 选择目标器件。选择菜单命令Assign | Device，弹出Device对话框。选择对话框的Device Family下拉列表框中的目标器旁批栏： 件(EPM7128SLC84-10)引脚指定，编译。 5. 项目时序仿真 创建波形文件—输入信号节点—设置仿真时间—编辑输入节点 波形-运行仿真 6. 引脚指定 指定输入输出对应的芯片的引脚，注意一些引脚不能用。选择 菜单命令Assign | Pin/Location/Chip，将设计四舍五入电路 与目标芯片(本例为EPM7128SLC84-15)联系起来. 7. 程序下载 Max+PlusII-progeammer-JTAG-Multi-Device JTAG chain setup-Select Programming file –找到你所要的.pof 文件 -add-OK 8. 实验箱上现象的分析描述与验证。 三、 小结： 对学生在实验过程中遇到的问题进行分析，总结，做出合理 的评价。 四、 作业 将程序输入到MAX+PLUS II软件进行相关操作，完成实验报告。