第４０卷第６期 ６４ ２０１３年１２』］２５日 数字通信 Ｖｏｌ ４０．Ｎｏ．６ Ｄｅｃ．２５ ２０１３ Ｄｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ＤＯＩ：１０．３９６９／ｊ．ｉｓｓｎ．１００５—３８２４．２０１３．０６．０１４ 基于ＡＤ９２５５的数据采集系统设计与分析 王贵冬，冯晓东 （罩庆邮电大学电信业务支撑系统研究所，重庆４０００６５） 摘 要：简要介绍ＡＤ９２５５的性能与特点，并结合ＦＰＧＡ设计１个数据采集系统，完成同步接收、数字下变频、ＦＦＴ 以及频谱显示等操作。设计中，着重分析对同步采样有较大影响的异步数据同步接收模块。同时，简要说明Ｄｉｔｈｅｒ 技术在ＡＤ采样中的应用，并深入探究ＡＤ９２５５的可选片内抖动功能，最后根据实验数据给出该可选片内抖动功能 的作用效果。 关键词：ＡＤ９２５５；同步采样；无杂散动态比；Ｄｉｔｈｅｒ 中图分类号：ＴＰ３９１ 文献标识码：Ａ 文章编号：１００５—３８２４（２０１３）０６－００６４—０４ ０ 引 言 模数转换电路作为模拟技术与数据技术的接 口，广泛应用于工业控制、雷达、通信、消费电子等各 个领域，在信息技术中起着重要作用。随着数字技 术、软件无线电和微电子技术的高速发展，极大地促 进了模数转换电路设计技术的发展。ＡＤＣ的动态 特性参数无杂散动态范围（ＳＦＤＲ）表征了ＡＤＣ非线 性及噪声对转换性能的影响。频域分析测试法是目 样。与以前的模数转换器相比，ＡＤ９２５５的功耗与 成本均有所降低，适用于通信、仪器仪表和医疗成像 等应用 。 ２ 基于ＡＤ９２５５的数据采集系统设计 ２．１系统总体结构 ＡＤ９２５５输出数据格式为并行１．８ Ｖ ＣＭＯＳ或 ＬＶＤＳ（ＤＤＲ）。与单端信号相比，差分信号抗干扰 的能力更强，因为差分信号在布线时要求等长、等 宽、贴近以及同层。因此，外部干扰噪声将被同值而 且同时加载到差分的２根信号上，其差值在理想情 况下为０，对信号的逻辑值产生的影响较小。此外 使用差分信号能有效抑制电磁干扰（ＥＭＩ）。因为差 分的２个信号距离很近且信号幅值相等、极性相反， 这２根线与地线问耦合电磁场的幅值相等，将相互 前高速模数转换电路动态测试常用的方法，通过将 测试信号采样到的时域输出数据转换到频域，在频 域对数据进行分析以获得高速模数转换电路的动态 转换特性参数 ｊ。本文介绍了一款１４位、１２５ ＭＳＰＳ 的高性能模数转换器ＡＤ９２５５，并基于ＡＤ９２５５设计 了一个数据采集系统。实验结果表明，该采集系统 能很好地实现ＡＤ９２５５的同步采样，并能完成数字 下变频和频谱的建立。 抵消，因此差分信号对外界的电磁干扰较小。同时， 由于差分信号的接收端是２根线上的信号幅值之差 发生正负跳变的点，作为判断逻辑０／１跳变的点，所 １ ＡＤ９２５５介绍 ＡＩＹ￣５是—款１４位、１２５ ＭＳＰＳ模数转换器（ ＤＣ）， 以差分信号能准确定位时序。鉴于此，本设计中将 ＡＤ９２５５配置成ＬＶＤＳ输出模式。系统总体架构如 图１所示 。 ｌ 模数 ｌ 转换器ｌ ＡＤ９２５５ ｌ 旨在支持需要高性能、低成本、小尺寸且具多功能性 的通信应用。该ＡＤＣ内核采用多级差分流水线架 构，集成输出纠错逻辑，在１２５ ＭＳＰＳ数据速率时可 提供ｌ４位精度，并保证在整个工作温度范围内无失 码。它具有宽带宽、差分采样保持模拟输入放大器， 支持用户可选的各种输入范围。该器件适用于在连 §分线 ＿１＿ ——— ］１２０ＭＳＰＳ ＦＰＧＡ 分线ｔ １１４ ｂｉｔＣＯＭＳ 共７条线一 续通道中切换满量程电平的多路复用系统，以及采 用远超过奈奎斯特速率的频率对单通道输入进行采 驱动器．Ｉ ＂Ｙ 图１系统总体结构图 收稿日期：２０１３—０８—３１修回日期：２０１３－０９—１８ 第６期 王贵冬等：基于ＡＤ９２５５的数据采集系统设计与分析 ６５ 从图１可以看出，ＡＤ９２５５与ＦＰＧＡ之问接入１ 理得到基带ＩＱ数据，并对该数据进行ＦＦＴ运算，得 到基带ＩＱ数据频谱。最后，同时将这个基带ＩＱ数 个隔离驱动器，实现差分转单端，这主要是为了消除 在差分信号中的共模杂讯。 在本数据采集系统设计中，ＡＤ９２５５输出的差 分信号经过隔离驱动器转换为单模信号，继而传人 ＦＰＧＡ。ＦＰＧＡ完成采样数据的数字下变频（ＤＤＣ） 据及其频谱上传给Ｐｃ，以显示结果。ＦＰＧＡ内部结 构设计如图２所示 。 ２．２．１ 同步接收 ＡＤ９２５５的特点之一就是在数据时钟ＤＣＯ的上 升沿发送数据的偶数位，在数据时钟ＤＣＯ的下降沿 处理，得到基带ＩＱ数据，并对该数据进行ＦＦＴ运算 以得到其频谱。最后，ＦＰＧＡ将完成处理的数据上传 给Ｐｃ，通过Ｐｃ显示处理结果，以便进行频域分析。 ２．２ ＦＰＧＡ内部结构设计 发送数据的奇数位。当ＤＣＯ为６０ ＭＨｚ时，数据时 钟周期为１６．６７ ＨＳ，即半个周期只有８．３３ ｎｓ，可见 接收这样的采样数据时，时序要求较高。本设计中， 使用异步数据同步接收模块来完成接收操作。 在本数据采集系统设计中，ＦＰＧＡ在接收了隔离 驱动器传人的数据后，对其进行数字下变频（ＤＤＣ）处 ：Ａ 一。 采样数据． 厂—＋恚（ —＋［至至 —．｛二 二卜｝ 基带 Ｑ—— ．回，回 回 由于ＦＰＧＡ的内部时钟与ＤＣＯ为异步时钟域， ＡｄＤａｔａＩｎ［０］，Ａｄ—ｏ ＥＯ］｝； ｅｎｄ ｉｆｏｂｕｆｆｆｉｆｏｂｕｆＡＤ９２５５（ 必然存在亚稳态，在异步数据同步接收模块中，先将 接收数据拼接成完整的１４位采样数据，然后利用一 个异步ＦＩＦＯ实现异步数据同步接收。本文是采用 Ｖｅｒｉｌｏｇ语言描述，在Ｘｉｌｉｎｘ ＩＳＥ１４．３开发环境下进行 —．ｗｒ＿ｃｌｋ（～ｄｃｏ）， ／／写时钟 ．ｒｄ—ｃｌｋ（ｃｌｋ一１２０ＭＨｚ），／／读时钟 设计，由于Ｘｉｌｉｎｘ公司ＦＰＧＡ开发环境自带有ＦＩＦＯ 的ＩＰ核，通用性较好，本设计直接利用这个ＩＰ核。 具体实现如下： ／／ＤＣＯ上升沿获取发送数据的奇数位 ａｌｗａｙｓ＠（ｐｏｓｅｄｇｅ ｄｃｏ）ｂｅｇｉｎ ＡｄＯ＜＝ＡｄＤａｔａＩｎ； —．ｄｉｎ（ＡｄＤａｔａＩｎ—ｒ）， ＷＹ—／／ＦＩＦＯ输入信号 ／／写使能 ／／读使能 ．ｅｎ（ｃｅ）， ｅＦｌ（ｅｅ）， ．ｒｄ—．ｄｏｕｔ（ＡｄＤａｔａ）， ｆｕｌｌ（ｆｕｌ１）， ｅｍｐｔｙ（ｅｍｐｔｙ）， ｖａｌｉｄ（ＡｄＤａｔａ—ｒｄｙ） ／／ＦＩＦＯ输出信号 ／／ＦＩＦＯ满标记 ／／ＦＩＦＯ空标记 ／／指示输出有效 ．．ｅｎｄ ．／／ＤＣＯ下降沿获取发送数据的偶数位 ）。 ／／通过拼接获取完整的１ ４位采样数据 ａｌｗａｙｓ＠（ｎｅｇｅｄｇｅ ｄｃｏ）ｂｅｇｉｎ ＡｄＤａｔａＩｎ—说明：此ＦＩＦＯ模块中，以ＤＣＯ的反相信号为写 时钟，以１２０ ＭＨｚ的时钟信号ｃｌｋ一１２０ ＭＨｚ为读时 钟；将ｃｌｋ一１２０ ＭＨｚ的使能信号ｅｅ作为写使能和读 ｒ＜＝｛ＡｄＤａｔａｌｎ［６］，Ａｄ—Ｏ［６］， ＡｄＤａｔａＩｎ［５］，Ａｄ—Ｏ［５］， ＡｄＤａｔａｌｎ［４］，Ａｄ—Ｏ［４］， ＡｄＤａｔａＩｎ［３］，Ａｄ—Ｏ［３］， ＡｄＤａｔａＩｎ［２］，Ａｄ—Ｏ［２］， ＡｄＤａｔａＩｎ［１］，Ａｄ—Ｏ［１］， 使能，这就实现了当ｃｅ有效时，写入１个数据的同时 立即取出１个数据，避免使用指示信号ｆｕｌｌ和ｅｍｐｔｙ。 此外，为了更好地实现同步采样，还需要注意以 下２点： １）ＦＰＧＡ的所有输入时钟都需要由专用的全局 ６６ 数字通信 第４Ｏ卷 时钟输入管脚（ＧＣＬＫ）接入，这是为了保证时钟信 号到达各个目标逻辑单元的时延基本相同，以满足 高速同步电路对时钟触发沿的苛刻需求＿６ ； ２）需要使用ＩＳＥ中提供的图形化的约束编辑器 （ｃｏｎｓｔｒａｉｎｔｓ ｅｄｉｔｏｒ）添加时序约束，以便通知布局布 线器在映射和布局布线过程做出优化调整，使设计 尽量达到时序要求＿６ｊ。例如，指定数据时钟ＤＣＯ第 一个脉冲是高电平且占空比为５０％，将输人的ＡＤ 数据添加为同一分组并指定数据建立时间和保持时 间等。值得注意的是，时序约束不能过紧，否则会增 加布局布线的难度与时间。 ２．２．２数据连续上传 从图２中可以看出，设计中多次运用双缓冲模 块，这主要是为了实现数据能够连续上传给下级模 块。本设计中，通过２个双口ＲＡＭ来实现双缓冲， 其中双口ＲＡＭ使用ＩＳＥ自带的ＩＰ核。值得注意的 是，该模块不但需要集合了双缓冲的相关逻辑，而且 其功能必须具有相对独立性，这样才利于ＦＰＧＡ资 源复用，还有利于优化关键路径。 ３实验结果分析 ＡＤ采样数据经过ＦＰＧＡ处理后得到的基带ＩＱ 数据及其频谱，借助网口上传给上位机，通过Ｐｃ显 示处理结果，并对其进行频域分析。众所周知，ＡＤＣ 本身固有的量化误差和非线性引入的误差不可避 免，而在中频采样系统中大多数采样为相干采样，导 致上述误差呈现周期性，导致信号在数字化后叠加 了信号的谐波分量。Ｄｉｔｈｅｒ信号的作用就是改变 ＡＤＣ模拟输入信号与采样频率之间的相关性，减小 ＡＤＣ量化误差、相关采样及ＤＮＬ引入的谐波失真，从 而提高ＡＤＣ的ＳＦＤＲ ７－９ ３。鉴于此，不得不提ＡＤ９２５５ 的１个亮点——可选的片内抖动功能。图３为ＡＩＹ）２５５ 中Ｄｉｔｈｅｒ的结构图。通过拉高ＡＩＹ９２５５的管脚Ｄｉｔｈｅｒ， 可以使能Ｄｉｔｈｅｒ，此时伪随机序列生成器（ＰＮ ＧＥＮ）生 成ＰＮ序列，然后通过ＤＡＣ转换为Ｄｉｔｈｅｒ噪声，这个 模拟信号与输人中频信号相加后由ＡＤＣ进行量化， 最后再从ＡＤＣ所量化的码字中减去所加入的ＰＮ 序列值。 为了探究此可选抖动选项对ＳＦＤＲ的影响，本 系统通过改变输入信号幅值，分别测出不加Ｄｉｔｈｅｒ 和加Ｄｉｔｈｅｒ ２种情况下的ＳＦＤＲ，如表１所示。其 中，中频输入信号为７５ ＭＨｚ，采样率为６０ ＭＳＰＳ，内 部参考电压为１ Ｖ。 ＶＩＮ 图３ ＡＤ９２５５中Ｄｉｔｈｅｒ的结构图 表１ 系统中不加Ｄｉｔｈｅｒ和加Ｄｉｔｈｅｒ ２种情况下的ＳＦＤＲ 输入信号 ＳＦＤＲ／ｄＢｅ ／ｄＢＦＳ 不加抖动 加抖动 由表１可见，加Ｄｉｔｈｅｒ时ＳＦＤＲ性能基本上高 于不加Ｄｉｔｈｅｒ，但Ｄｉｔｈｅｒ技术并不能提高接近满量 第６期 王贵冬等：基于ＡＤ９２５５的数据采集系统设计与分析 ６７ 程的大信号输入的ＳＦＤＲ，例如一１ ｄＢＦＳ输入。对 于小信号输入（低于一６ ｄＢＦＳ输入），Ｄｉｔｈｅｒ技术能有 效提高ＳＦＤＲ，尤其在低于一２２ ｄＢＦＳ时表现更为突 （２０１０—１０—１２）［２０１３—０１—１８］．ｈｔｔｐ：／／ｗｗｗ．ａｎａｌｏｇ．ｃｏｒｎ／ ｓｔａｔｉｃ／ｉｍｐｏｒｔｅｄ—ｉｆｌｅｓ／ｄａｔａｓｈｅｅｔｓ／ＡＤ９２５５．ｐｄｆ． —［２］ 程梦璋，景为平．新型流水线ＡＤＣ的设计与分析［Ｊ］． 电子科技大学学报，２００８，３７（６）：９３０—９３３． ［３］ 朱晓华．超高速数据采集系统的设计与实现［Ｊ］．电测 与仪表，２００２，３９（４４４）：４０４３． ［４］ 张庆民．高速中频采样和数字下变频的研究［Ｄ］．合 肥：中国科技大学，２０００． 出。出现这种现象，主要是因为大信号输入的ＳＦＤＲ 被前端采样失真所限制。对于小信号输入，前端采 样电路引起非常小的失真，因此ＳＦＤＲ很可能受到 了微分非线性（ＤＮＬ）误差所引起的寄生分量的限 制。所以对于小信号输入，Ｄｉｔｈｅｒ技术可通过把该 寄生分量转换为白噪声来有效提高ＳＦＤＲ。 ［５］ 杨小牛，楼才义．软件无线电原理与应用［Ｍ］．北京： 电子工业出版社，２００１：１００—１２０． ４ 结 语 本文提出的数据采集系统能够很好地实现 ＡＤ９２５５的同步采样，并能够进行完整的数字下变频 以及频谱建立操作。实验结果证明，ＡＤ９２５５是一 款高速大动态范围的高性能ＡＤＣ，其片内可选抖动 功能在一定程度上能够提高ＳＦＤＲ，但是该可选抖 ［６］ 田耕，徐文波．Ｘｉｌｉｎｘ ＦＰＧＡ开发实用教程［Ｍ］．北京： 清华大学出版社，２００８． ｔｈｅｒ在ＡＤＣ中的研究与应用［Ｄ］．成都：电 ［７］ 张占鹏．Ｄｉ子科技大学，２０１０． ［８］ 郭志勇，李广军，李强．用于提高ＡＤＣ性能的自适应Ｄｉｔｈ— ｅｒ结构［Ｊ］．电子科技大学学报，２０１１，４０（３）：３７５—３７８． ［９］ 肖科．高速模数转换电路动态性能测试［Ｄ］．西安：西 安电子科技大学，２００３． 作者简介： 动功能仅对小信号输入作用较为明显，而对大信号 输入作用微弱。 参考文献： ［１］Ａｎａｌｏｇ Ｄｅｖｉｃｅｓ Ｉｎｃ．ＡＤ９２５５ ｄａｔａ ｓｈｅｅｔ［ＥＢ／ＯＬ］ 王贵冬（１９８７一），男，安徽安庆人，硕士研究生，研究方向为 数字信号处理，Ｅ—ｍａｉｌ：ｗｇｄ＿２０１３＠１６３．ｃｏｒｎ；冯晓东（１９７０一），男， 重庆人，硕士生导师，研究方向为射频技术及软件无线电。 Ｄｅｓｉｇｎ ａｎｄ ａｎａｌｙｓｉｓ ｏｆ ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ ｂａｓｅｄ ｏｎ ＡＤ９２５５ ＷＡＮＧ Ｇｕｉｄｏｎｇ，ＦＥＮＧ Ｘｉａｏｄｏｎｇ （Ｔｈｅ Ｔｅｌｅｃｏｍ Ｓｅｒｖｉｃｅｓ Ｓｕｐｐｏｒｔ Ｓｙｓｔｅｍ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｃｈｏｎｇｑｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｐｏｓｔｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｈｏｎｇｑｉｎｇ ４０００６５，Ｐ．Ｒ．Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ ｃｈａｒａｃｔｅｒｉｓｔｉｃ ｏｆ ＡＤ９２５５ ａｒｅ ｓｉｍｐｌｙ ｉｎｔｒｏｄｕｃｅｄ ｉｎ ｔｈｅ ｐａｐｅｒ．Ｔｈｅ ｐａｐｅｒ ｅｓｔａｂｌｉｓｈｅｓ ａ ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ，ｂａｓｅｄ ｏｎ ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）．Ｔｈｅ ｓｙｓｔｅｍ ｃｏｍｐｌｅｔｅｓ ａ ｓｅｒｉｅｓ ｏｆ ｏｐｅｒａｔｉｏｎｓ，ｓｕｃｈ ａｓ ｓｙｎｃｈｒｏｎｉｚｅｄ ｓａｍｐｌｉｎｇ，ＤＤＣ，ＦＦＴ ａｎｄ ｓｐｅｃｔｒｕｍ ｄｉｓｐｌａｙ．Ｔｈｅ ｐａｐｅｒ ｆｏｃｕｓｅｓ ｏｎ ｔｈｅ ａｎａｌｙｓｉｓ ｏｆ ａｓｙｎｃｈｒｏｎｏｕｓ ｄａｔａ ｓｙｎｃｈｒｏ’ ｎｉｚａｔｉｏｎ ｒｅｃｅｉｖｉｎｇ ｍｏｄｕｌｅ，ｗｈｉｃｈ ｈａｓ ａ ｇｒｅａｔ ｉｎｆｌｕｅｎｃｅ ｏｎ ｓｙｎｃｈｒｏｎｉｚｅｄ ｓａｍｐｌｉｎｇ．Ｍｅａｎｗｈｉｌｅ，ｔｈｅ ｐａｐｅｒ ｂｒｉｅｆｌｙ ｄｅｓｃｒｉｂｅ ｔｈｅ ａｐｐｌｉｃａｔｉｏｎ ｏｆ ｄｉｔｈｅｒｉｎｇ ｉｎ ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｓｉｏｎ ａｎｄ ｇｏｅｓ ｄｅｅｐｌｙ ｉｎｔｏ ｏｎ ｃｈｉｐ ｄｉｔｈｅｒ ｏｐｔｉｏｎ ｏｆ ＡＤ９２５５．Ａｃｃｏｒｄｉｎｇ ｔｏ ｔｈｅ ｅｘｐｅｒｉｍｅｎｔａｌ ｄａｔａ，ｔｈｅ ｅｆｆｅｃｔｓ ｏｆ ｔｈｅ ｏｎ ｃｈｉｐ ｄｉｔｈｅｒ ｏｐｔｉｏｎ ａｒｅ ｌｉｓｔｅｄ． Ｋｅｙ ｗｏｒｄｓ：ＡＤ９２５５，ｓｙｎｃｈｒｏｎｉｚｅｄ ｓａｍｐｌｉｎｇ，ＳＦＤＲ（ｓｐｕｒｉｏｕｓ ｆｒｅｅ ｄｙｎａｍｉｃ ｒａｔｉｏ），Ｄｉｔｈｅｒ （责任编辑迟蕾）
