频率特性测试仪的设计

国成哲;王中训;王文奇;张珉;娄阳

【摘 要】To measure the frequency characteristic of the linear time-invariant system,we proposed a design of a low cost FCI for university students.This instrument is based on FPGA and high-speed ADC/DAC system.It uses DDS to generate the sine wave sweep signal.Transformed by the DAC,it is output to the measured network.Then the response of the measured network is acquired by the ADC and sent to FPGA.The FPGA measures the changes of the amplitude and the phase of the signal and sends the results to PC to display.The instrument has a frequency range of 0～20 MHz,an input gain of ±40 dB,a phase resolution of 5°,and can display the amplitude-frequency curve and the phase-frequency curve in real-time.The results can be saved as files.The design is low cost,easy to implement and strongly scalable,and can meet the needs of the target population well.%为了对线性时不变系统进行频率特性进行测试,本设计提出了一种低成本、面向学生的频率特性测试仪的设计方案,本仪器为基于FPGA及高速ADC/DAC构建的数字频率特性测试仪系统.其通过DDS产生正弦扫频信号,经高速DAC转换输出,被测网络响应信号由ADC采集后输入FPGA,得出信号经被测网络后产生的幅度变化和相位变化.本仪器具有0～20 MHz的扫频范围、±40 dB输入增益范围、5°相位分辨率、可实时显示被测网络的幅频特性曲线和相频特性曲线,并可将测试结果保存为文件.本设计成本低、易实现、具有较强的可扩展性,可很好地满足目标人群的要求.

【期刊名称】《电子设计工程》 【年(卷),期】2017(025)011 【总页数】6页(P102-106,110)

【关键词】频率特性测试仪;现场可编程逻辑阵列;信号生成;信号采集 【作 者】国成哲;王中训;王文奇;张珉;娄阳

【作者单位】烟台大学光电信息科学与技术学院,山东烟台264005;烟台大学光电信息科学与技术学院,山东烟台264005;烟台大学光电信息科学与技术学院,山东烟台264005;烟台大学光电信息科学与技术学院,山东烟台264005;烟台大学光电信息科学与技术学院,山东烟台264005 【正文语种】中 文 【中图分类】TN911.22

频率特性是以频率为变量描述系统特性的一种图示方法。我们可通过传输特性、反射特性来描述线性时不变的二端口网络系统。

频率特性测试仪（又称扫频仪）即为用于对线性时不变系统进行频率特性测试的仪器，是当今电子测量中有重要地位的仪器仪表之一。频率特性测试仪常用于滤波器网络、放大器、阻抗变换器等电路的测量与验证。大大简化了测量操作，提高了工作效率，达到了测量过程的快速、直观、准确、方便的目的[1]。

本仪器针对大学生日常实验需求进行设计，要求成本低、功能及指标覆盖基本需求。 本仪器采用Altera公司的Cyclone II系列35 K逻辑单元（LEs）的EP2C35系列FPGA芯片作为主控单元，利用FPGA内部搭建的DDS产生正弦扫频信号，经高速DAC转换后输出，作为被测网络的激励信号，被测网络响应输出信号由仪器内

高速ADC采集后输入FPGA，利用FPGA高速并行运算的优势实时比较计算，测得信号经被测网络后产生的幅度变化和相位变化，然后将分析结果送给上位机。利用PC机软件进行控制、显示与存储。图1为系统的总体框图。 本设计系统指标为：

频率特性测试方法：动态测试法（时域测量）；扫频方式：点频；显示方式：PC机软件显示；幅频特性扫频频率范围：0～20 MHz；相频特性扫频频率范围：0～20MHz；频率步进精度：10 Hz；频率步进值：10Hz～10 KHz可调；输出电压：0.5～4 Vpp可调；输出阻抗：50Ω；相位分辨率5°。 2.1 FPGA软件设计

本部分FPGA软件设计主要包含4个子模块：DDS扫频信号产生及DAC驱动模块、幅度比较计算模块、相位比较计算模块以及串口通信模块。 2.1.1 DDS的设计与实现

直接数字频率合成器（Direct Digital Synthesizer，DDS），不同于传统的PLL的频率合成器，DDS全数字技术实现，无锁定时间的概念，可以瞬时改变频率，实现跳频，可控制波形的初始相位[2-3]。以上优点可以很好的应用于扫频测量中。 DDS的核心是相位累加器和波形数据查找表。相位累加器由一个加法器和一个相位寄存器组成，在每一个时钟上升沿，相位累加器以步长累加一次，其输出与相位控制字相加后对应于正弦查找表地址。本设计中，查找表保存了一个周期正弦波的1 024个点的12位数字幅度数据，寻址后输出相应的幅值码，经过DAC转换为阶梯波，经滤波后得到所需正弦信号[4]。 2.1.2 幅度比较算法

本设计使用了简单但是行之有效的幅值比较算法。当AD转换器采集到被测网络的响应信号后，将其与DDS的扫频信号幅值的数字量进行逐次比较做差并更新，找到每个周期的最大值，即为两信号幅值之差，便得到经过被测网络后扫频信号的衰

减量，将其记录并发送至串口控制模块，经此模块发送到上位机[5-9]。 2.1.3 相位比较算法

常用的相位检测方法有过零法、相关分析法、波形变换法、快速相位检测法[5]等。本设计中，采用过零法进行相位比较。过零法原理是通过计算两个同频信号过零时间差，再将时间差转换为相位差。 2.2 上位机软件设计

本设计中，上位机软件采用Visual Basic 6.0进行设计。VB中提供了丰富的控件以供调用，例如可直接调用VB串口控件，跳过串口通信开发流程，直接在此基础上进行开发，这样可大幅简化设计流程，降低设计难度。 上位机软件完成的主要功能有以下3项： 1）绘制幅频特性曲线和相频特性曲线；

2）控制仪器进行扫频开始与结束、调整扫频范围、调整扫频步进值等操作 3）存储扫频历史数据，并可回放历史数据。 3.1 FPGA

本设计选用的Altera公司的FPGA具体型号为EP2C35F484C8，具有483Kbit内置高速RAM、35个18×18硬件乘法器、4个高稳高精度锁相环、322个可用IO口。

3.2 信号生成与采集模块板的设计与实现

本模块由DAC部分、ADC部分、比较器部分、电源供电部分4部分构成。 3.2.1 DAC部分

DAC部分由DA转换芯片DAC902、差分转单端部分、低通滤波器、隔离缓冲运放、输出接口构成。DAC902最高采样速率165 MSPS，具有3 pV-s的极低开关毛刺。DAC902采用电流型差分输出，满量程20 mA，需经并联的25Ω电阻转换为电压信号，然后由运放转为单端信号，此举可消除DAC内部电流序列转换开关

的高频共模噪声[10]。

DAC输出的量化正弦信号为阶梯形状，需要通带平坦、0dB截止频率在20 MHz的低通滤波器滤波，使波形平滑。本设计采用滤波器设计软件Filter Solutions 2011进行无源低通滤波器的设计。为保证通带平坦，选择巴特沃斯滤波器，同时为保证过渡带陡峭，应选择阶次较高的低通滤波器。经过权衡，最终选择8阶巴特沃斯低通滤波器。 3.2.2 ADC部分

ADC部分主要由输入接口、隔离器、VCA810压控增益运放、隔离器、单端转差分运放、抗混叠滤波器、ADS828及其外围电路构成。其中VCA810压控增益运放控制部分由低速串行DAC TLV5638及低噪声运放NE5532构成，以实现FPGA对增益的数字化控制。其原理图如图2所示。

输入端使用BNC插座，接口处连接钳位二极管以保护输入端运放。

VCA810为±40 dB压控增益运放，其控制端Vc电压在-2～0 V变化时对应于-40～+40 dB的增益。使用宽增益范围的可控增益运放可大大提高信号采集模块的整体动态范围，控制VCA810增益的控制电压由DA转换器TLV5638实现数控。 信号经VCA810初步进行调理后分两路，一路作为高速比较器的输入信号，另一路输入AD进行模数转换。

信号经过隔离，输入作为AD前端驱动的全差分运放THS4521，THS4521具有145 MHz带宽、具有单电源供电同时支持负轨输入的功能。转换得到的差分信号经过抗混叠滤波后输入ADS828差分输入端。使用差分信号输入可很好的抑制ADS828采样-保持操作中内部高速开关耦合在输入脚上的共模高频噪声[11-13]。 ADS828为75MSPS、10Bits流水线型模数转换器，具有58 dB的信噪比。ADS828外围电路简单，设计易于实现，只要其前端信号链路设计良好，便可很好地工作。

3.2.3 高速比较器部分

本设计中高速比较器有独立的两组，分为独立的两路。一组接DA链路的末级输出，另一组连接AD链路中间、VCA810的输出端，连接时各需使用电压跟随器做好隔离。

本设计中两组比较器均选择TL3016。TL3016是具有7.8 ns反应时间的高速比较器。TL3016在开环情况下，输入端信号的轻微抖动便会导致比较器输出波形频繁跳变，因此此处添加正反馈，采用滞回特性确保其正常工作。

两路高速比较器电路是相同的，因此只展示一组电路，TL3016输出经二极管钳位后输入施密特触发器SN74LVC1G14，用于对波形进一步整形并调整电平，整形后触发信号便可输入FPGA。 3.2.4 电源部分

本模块板所需电源轨有+3.3 V、+5 V、-5 V 3种。为方便连接，电外部输入只连接+5 V，其他电压由板上产生。

板上主要使用+3.3 V电源的芯片主要是ADS828和DAC902。数据转换芯片需高质量的电源供电以保证信噪比和其他性能的发挥，因此要求电源纹波小、具有较高的PSRR和具有较好的瞬态响应。故选用TPS77533作为+3.3 V稳压芯片。 -5 V用于为需要处理交流信号的运放等器件提供负电源轨。本设计中采用LMZ12001。LMZ12001为20 V最高输入电压的1A DC-DC开关电源模块，输出电压纹波小、可用于负电压输出场合[14-15]。 3.2.5 串口-USB通信模块

本设计中使用串口进行数据通信，但是为了保证较高的串口传输速率、保证通讯稳定性和为了方便计算机使用，在此使用串口传USB芯片PL2303-HX，实现物理层的USB连接。本仪器与上位机之间只需一根USB进行连接，上位机安装针对此芯片的虚拟串口驱动即可。

4.1 测试方案

1）测量输出信号在扫频段的幅度稳定度； 2）测量输入信号恒定时，AD转换后幅度稳定度；

3）设计滤波器作为被测对象进行实际测量，对比实测结果与仿真结果。 连接被测网络的系统整体如图3所示。 4.2 测试结果及分析

1）输出信号在扫频段的幅度稳定度测量。输出标准2Vpp正弦波。使用示波器查看、测量输出信号。如图4所示。 结果如表1。

由实测结果可知，扫频信号幅度稳定度在误差范围内。

2）AD测幅幅度稳定度。输入2Vpp正弦波。使用SignalTap查看AD采集结果及测幅程序计算结果。结果如表2。

由上表可知，测幅幅度稳定度在误差范围内。

3）设计被测滤波网络，对比Multisim仿真结果和本仪器实测结果。 测试中设计了一个简单二阶RC低通滤波器，其原理图及元件值如图5所示。 本低通滤波器在Multisim中进行仿真，其幅频特性与相频特性仿真图以及使用本仪器实际扫频结果如图6～8所示。

由仿真结果与实际结果对比可知，本设计可良好工作，与仿真结果接近，可较好地体现被测对象的实际幅频特性与相频特性。完成了预期要求。

本设计很好地完成了预期目标，可实现对被测网络0～20 MHz范围内的频率特性测量，精度达到预定要求，成本低、模块化设计、易于实现，良好的硬件架构及可再编程能力使其可应用于其他高速信号生成/采集的场合，具有很好的可扩展性。 本设计仍有诸多不足之处。幅度及相位测量结果噪声大，抖动大，影响了测量精度；输出波形幅度变化为通过DDS调整数字化波形幅度实现，并非通过模拟部分的增

益/衰减实现，需幅度较低的波形时，波形信噪比会降低，影响测量结果。 在此设计的基础上可进一步提高AD/DA性能，拓展扫频频率范围，提高精度。同时，本设计可扩展性较强，具备完善的高速信号生成/采集链路，可增加如示波器、信号发生器、频谱仪等应用。本设计末级输出功率大，输入动态范围大，因此本架构也可用于中短波软件无线电等应用。

【相关文献】

[1]李文杰.频率特性测试仪系统的设计[D].南京：南京航空航天大学，2005.

[2]杨萍，兀旦晖，杨良煜.DDS技术在正弦信号发生器中的应用[J].计算机测量与控制，2008，16（11）:1738-1740.

[3]Xiaoming D.&Zhang J.DDS phase-locked swept source and study design.2011 International Conference on Computer Science and Network Technology[C].2011，24（26）:146-147.

[4]田汉平.基于FPGA的函数信号发生器设计[D].湘潭：湘潭大学，2008．

[5]张家生,刘扬.相位检测方法研究[J].仪器仪表学报.东北大学秦皇岛分校，2003，24（z1）:307-309.

[6]Texas Instruments Inc.Using single-supply fully differential amplifiers with negative input voltages to drive ADCs[EB/OL].http://www.ti.com.

[7]杨焕峥.基于DDS的频率特性测试仪的[D].南京：南京理工大学，2006.

[8]董宝玉，薛严冰，马驰，等.基于AD9854与STM32的频率特性测试设计[J].化工自动化及仪表，2014，41（6）：655-659.

[9]张春水，张佳培.基于单片机和FPGA的频率特性测试仪[J].电子设计工程，2009，17（1）：64-68.

[10]王文理，王丽.DDS在数字频率特性测试仪中的应用[J].国外电子原器件，2007（1）:20-23. [11]欧亚军，陈杰.基于FPGA的频率特性测试仪的设计[J].现代电子技术，2013，36（2）:113-115.

[12]伍玉，夏新凡.频率特性测试仪的设计[J].电子设计工程，2009，17（2）:30-32.

[13]刘艳云，朱雷.基于MSP430单片机和DDS技术的频率特性测试仪的设计[J].电子器件，2011，34（5）:521-524.

[14]孙冬姣，王文兵，丁俊.数字频率特性测试仪的设计[J].现代电子技术，2014，37（21）:73-75. [15]吕念芝，张天柱.基于DDS的数字频率特性测试仪的仿真研究[J].洛阳师范学院学报，2015，34（5）:32-35.