在存储器的总体结构中，所谓层次化，就是把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过硬件和管理软件组成一个既有足够大空间又能保证满足CPU速度要求且价格适中的整体。 ①层次结构的运行策略
尽量让当前被频繁访问的存储区的内容驻留在较高层存储器，把不常访问的存储区的内容置换到较低层存储器。
②层次化的实现
用Cache、内存和辅存来构成层次化的存储器。
按使用频度将数据分成不同的层次，分放在不同的存储器中。 ③寄存器
寄存器是位于处理器内部的小型存储器。
处理器的大部分日常工作是对寄存器中的数据进行处理。 将数据在寄存器之间移动，是最常用的数据传送方式。 ④高速缓冲区
高速缓冲区是速度最快的存储器，是SRAM类型，存取速度和CPU相匹配，但价格高，且容量小。
CPU运行时，自动将要运行的指令和数据装入高速缓存。 ⑤主存
内存也称为主存，由DRAM构成。
速度比Cache慢，但容量比Cache大，是存储器系统的主力。 ⑥辅存
辅存是数据存储的最后一个位置。通常由硬盘、软盘、光盘构成。速度比主存慢得多，但容量更大。 ⑦Cache主存
为了缓解主存与CPU速度不匹配，在 CPU 和主存之间增加一级速度快、但容量较小且价格较高的高速缓冲存储器（Cache）。 ⑧主存-辅存
为了弥补主存容量的不足，在主存外面增加一个容量更大、价格更低、但速度更慢的辅存。
⑵内存的分区结构
①基本内存区
基本内存区主要供DOS操作系统作用，其中容纳了DOS操作系统，DOS运行需要的系统数据、驱动程序以及各种操作系统都要用到的中断向量表等。 ②高端内存区
高端内存区留给系统ROM和外部设备的适配卡缓冲区使用，其大小为384KB，地址范围为A 0000H～F FFFFH。 ③扩充内存区
扩充内存区是在16位微型机系统中为了扩大内存空间而采用的技术，它通过在总线槽上插内存扩充卡来扩大内存空间，最大扩充容量为32MB。
④扩展内存区
扩展内存是32位微型机系统中才有的内存区，扩展内存在32位的寻址以内，其大小随具体的系统内存配置而定。
2、解释六个地址。 答：⑴逻辑地址
逻辑地址就是程序员所看到的地址，也叫虚拟地址 这是程序员编写的源程序中使用的地址。 ⑵虚拟地址
虚拟存储器是指程序使用的逻辑存储空间，其地址称为虚拟地址，也叫逻辑地址。 ⑶线性地址
分段部件将逻辑地址转换为32位的线性地址，这种转换通过段描述符表来实现。线性地址是单一的32位地址，但线性地址也是含义最复杂的地址。
线性是逻辑地址到物理地址在转换之间的中间层。 ⑷物理地址
如果启用了分页机制，那么线性地址会使用页目录项表和页表中的项转换成物理地址。
如果没有启用分页机制，那么线性地址就直接成为物理地址了。 ⑸有效地址
有效地址就是操作数所在单元到段首的距离即操作数地址的偏移地址。 ⑹偏移地址
偏移地址就是计算机里的内存分段后,在段内的某一地址相对于段首地址(段地址)的偏移量。
4、描述段选择子、段描述符、段描述符表三者之间的关系。 答：①段寄存器的内容就称为段选择子，段选择子指向GDT或LDT中的某个段描
述符。
②利用选择子，可以从描述符表的描述符中可以找到相应段的起始地址，也
称为段基址。
③在CPU中的段描述符表寄存器中，存有描述符表的起始地址，即表基址。 ④每个描述符都存放于描述符表中，一部分描述符在全局描述符表GDT内，另一部分描述符在局部描述符表LDT内。 5、描述分页管理是如何实现地址转换的。
答：①分页部件在完成线性地址向物理地址的转换时，是根据存储器的线性地址
通过查询页组目录表和页表来实现的。
②分页管理机构将32位线性地址分为3个域：页组目录索引域(10位)、页
表索引域(10位)和偏移地址域(12位)。 ③页组目录表中存放了210个页表的有关信息，查找页组目录表时的32位物
理地址是通过将控制寄存器CR3中提供的页目录表的高20位地址与32
位线性地址中的高10位(目录索引地址)乘以4(因为每个页目录项占用4个存储单元)得到的12位地址拼接后得到的。
④在页目录表中查找到对应的页目录项后即可得到当前要查找的页所在页表的有关信息，其中包括该页表在存储器中的高20位地址，将该地址与线性地址中的页表索引域的10位地址乘以4后拼接即可得到要查找页的页表项在页表中的32位地址。
⑤从页表中查找到的页表项中可得到当前要查找的页在存储器中的高20位地址，将该地址与线性地址中低12位提供的偏移地址拼接，即可得到操作数的物理地址(该操作数位于存储器中当前查找的页中)。
1、描述串口的典型结构 答：⑴串口的典型结构
①串行接口内部有4个主要寄存器，即控制寄存器、状态寄存器、数据输入寄存器和数据输出寄存器。
②“控制寄存器”用来容纳CPU送给此接口的各种控制信息，这些控制信息决定接口的工作方式。
③“状态寄存器”的各位称为“状态位”，每一个状态位都可以用来指示数据传输过程中的状态或某种错误。
④在数据输入过程中，数据1位1位地从外设进入接口的“串→并移位寄存器”，当“串→并移位寄存器”中已接收完1个字符的各位后，数据就从“串→并移位寄存器”进入“数据输入寄存器”。
⑤在数据输出过程中，CPU把要输出的字符（并行地）送入“数据输出寄存器”，“数据输出寄存器”的内容传输到“并→串移位寄存器”，然后由“并→串移位寄存器”移位，把数据1位1位地送到外设。
5、8255A的控制口地址为00C6H。要求端口A工作在方式1，输入；端口B工作在方式0，输出；端口C的高4位配合端口A工作；低4位为输入。写出设置这种工作方式的程序。
答：由已知条件——端口A工作在方式1，输入；端口B工作在方式0，输出；
端口C的高4位配合端口A工作；低4位为输入。
可得8255A的方式选择控制字D7～D0 = 10110001B = B1H 则下面的程序段可以实现上述要求： MOV AL,B1H
MOV DX,00C6H
OUT DX,AL
4、试按照如下要求对8259A设置初始化命令字：系统中有一片8259A，中断请示信号用触发方式，下面要用ICW4，中断类型码为60H、61H、62H„„67H，用特殊全嵌套方式，不用缓冲方式，采用中断自动结束方式。8259A的端口地址为93H、94H。 解： MOV AL,13H
OUT 94H,AL MOV AL,60H
OUT 93H,AL
MOV AL,13H
OUT 93H,AL
1、用自己的语言描述8086的逻辑结构。
答：8086的逻辑结构可分为两部分，即总线接口部件BIU（Bus Interface Unit）
和执行部件EU（Execution Unit）。
⑴总线接口部件BIU
组成：①段地址寄存器；
②指令指针寄存器IP； ③地址加法器；
④指令队列缓冲器； ⑤输入/输出控制电路； ⑥内部暂存器。
功能：负责从内存中取指令，送入指令队列缓冲器，实现CPU与存储器
和I/O接口之间的数据传送。
⑵执行部件EU
组成：①通用寄存器；
②专用寄存器； ③标志寄存器；
④算术逻辑部件,也叫运算器； ⑤EU控制电路 ； ⑥数据暂存寄存器。
功能：负责分析指令和执行指令。 2、用自己的语言描述80386的逻辑结构。 答：
⑴指令预取部件IPU
指令预取部件IPU将存储器中的指令按顺序取到长度为16字节的指令预取队列中，以便在CPU执行当前指令时，指令译码部件对下一条指令进行译码。只要指令预取队列有部分空字节，指令预取部件就会向 总线接口部件发出总线请求，如总线接口部件此时处于空闲状态，则会响应此请求，从存储器取指令填充指令预取队列。 ⑵指令译码部件IDU
指令译码部件IDU中除指令译码器外，还有译码指令队列，此队列能容纳3条已译码的指令。只要译码队列有剩余空间，译码部件就会取 下一条指令进行译码； ⑶执行部件EU
执行部件EU包括运算器ALU、8个32位通用寄存器和1个64位多
位移位器加法器，它们共同执行各种数据处理和运算。此外，执行部件中还包括ALU控制部分和保护测试部分，前者实现有效地址的计算等功能，后者检验指令执行中是否符合存储器分段规则。 ⑷分段部件SU和分页部件PU
存储器管理器件实现存储器管理，它由分段部件SU和分页部件PU
组成。分段部件将逻辑地址转换为线性地址。分页部件将分段部件产生的线性地址转换为物理地址。
⑸总线接口部件BIU
总线接口部件BIU是80386和外界之间的高速接口。在80386内部， 指令预取部件从存储器取指令时，执行部件在执行指令过程中访问存储
器和外设以读/写数据时，都会发出总线周期请求，总线接口部件会根据优先级对这些请求仲裁，从而有条不紊地服务于多个请求，并产生相应总线操作所需要的信号，包括地址信号、读/写控制信号等。
1、解释六个周期。 答：⑴指令周期
CPU每取出并执行一条指令所需的全部时间时间称为指令周期，也即
CPU完成一条指令的时间。。 ⑵总线周期
总线周期是指CPU与存储器或外设进行一次数据传送所需要的时间。 ⑶机器周期
在微机领域中，称“机器周期”为“总线周期”——BIU完成一次访问 存储器操作所需要的时间。
⑷时钟周期(T)：又称为T状态，是一个时钟脉冲的重复周期，是CPU处理
动作的基本时间单位。
⑸空闲周期（Ti）
是指在两个总线周期之间的时间间隔(总线处在空闲状态)。 ⑹等待周期（TW）
如果内存或IO接口速度较慢，来不及响应,则需在一个总线周期的T3和T4之间，CPU根据Ready信号来确定是否插入TW，插入几个TW。
3、Pentium的三种主要工作方式及其特点。
答：Pentium有三种主要工作方式：实地址方式、保护虚拟地址方式，简称虚地
址方式或保护方式和虚拟8086方式。 ⑴实地址方式
Pentium在刚加电或复位时，便进入实地址方式。实地址方式主要是为系统进行初始化用的。在实地址方式，为保护方式做好各种配置和准备。
⑵虚地址方式
虚地址方式是Pentium最常用的方式，通常开机或复位后，先进入实地址方式完成初始化，便立即转到虚地址方式。此种方式提供了多任务环境中的各种复杂功能以及对庞大的存储器组织的管理机制地址，使各个任务的有关数据互相独立，并各自进行不同级别的保护。只有在虚地址方式下，Pentium才能充分发挥其强大的功能。 ⑶虚拟8086方式
在虚地址方式下，可通过软件切换到虚拟8086方式。虚拟8086方式是Pentium为了兼容8086大量的软件而设计的。
4、归纳8086中断系统相关要点。 答：⑴8086的中断分类
①从产生中断的机制分，中断可以分为两类：一类叫硬件中断；一类叫软
件中断。
②硬件中断是外部的硬件产生的，所以，也常常把硬件中断称为外部中断。 ③软件中断是由CPU内部的标志状态(如TF、OF)或执行一条中断指令(INT n)，以及除数为0引起的中断，也称为内部中断。
⑵中断向量和中断向量表
①8086系统支持最多256个中断，对应每一个中断，都有一个中断服务
程序，该中断服务程序的入口地址称为中断向量。
②中断向量表是存放中断向量(中断服务程序入口地址)的一个特定的内存
区域(最低地址区：内存0段的0～3FFH)。
③中断向量号：对于每种中断指定一个类型号(也称中断向量号)，每个中
断类型号与一个中断服务程序的入口地址相对应。 ⑶硬件中断
从NMI引脚进入的中断为非屏蔽中断，它不受中断允许标志IF的 影响。 ⑷软件中断
①用一条指令进入中断处理程序，并且，中断类型码由指令提供。
②不受中断允许标志IF的影响。 ⑸可屏蔽中断的响应过程
①从数据总线上读取中断类型号，将其存入内部寄存器。 ②将标志寄存器的值推入堆栈。
③把标志寄存器的中断允许标志IF和跟踪标志TF清零 ④将断点保护到堆栈中。
⑤根据中断向量号，到内存0段的中断向量表中找到中断向量，再根据中断向量转入相应的中断处理程序。
1、总结微机系统三大总线特点（功能特点、方向性、涉及的计算）。 答：⑴数据总线
①数据总线用于传输各功能部件之间的数据信息。
②数据总线是双向传输总线。
③数据总线的位数称为数据总线宽度，数据总线的多少决定了CPU一次能够传送数据的位数。
⑵地址总线
①地址总线主要用来指出数据总线上的源数据或目的数据在主存单元的
地址或I/O设备的地址。
②由于地址通常是由CPU提供的，因此，地址总线单向输出主存单元或
I/O端口的地址信息。
③地址总线的位数决定了CPU可以直接寻址的内存范围。 ⑶控制总线
①控制总线用于传输控制信号和状态信号，协调系统中各部件的操作，有些控制信号或状态信号输出、有些请求或联络信号输入。
②通常对任一控制线而言，它的传输是单向的。例如，存储器读/写命令或I/O设备读/写命令都是有CPU发出的。但对于控制总线总体来说，又可认为是双向的。例如，当某设备准备就绪时，便向CPU发中断请求；当某部件（如DMA接口）需获得总线使用权时，也向CPU发出总线请求。 ③控制总线决定了系统总线的特点，例如功能、适应性等
微机复习题
1、8086CPU内部按功能可分为( BIU 和 EU) 两个独立单元。它们各自的主要功能是 (取指令 和 执行指令 )。
2、CPU总线包含三种不同功能的总线，双向的有 (DB 和 CB) ，单向的有( AB) 。其中 (AB) 的位数决定了CPU可以直接寻址的内存范围。比如，8088CPU有8 根数据总线， 20 根地址总线，所以，其最大内存容量 1MB 。
3、IO/M 、WR 和RD这三个信号构成了微机系统的基本控制信号，组合后可形成四种基本的总线控制，即 读存储器 、 写存储器 、 读I/O 和 写I/O 。 4、在最小组态下，8086CPU地址总线是由 3 片地址锁存器进行锁存和驱动，其数据总线采用 2 片数据总线收发器，以增加数据总线的驱动能力。 5、80386CPU对存储器的管理分为分段和分页管理机制，分段管理是将( 逻辑地址 ) 转换为 (线性地址 )；分页管理是将 (线性地址 ) 转换为(物理地址)。 6、为实现在保护虚拟地址方式下工作，80386/80486设置了(GDT 、LDT 和 IDT) 三种描述符表。
7、CPU对外设的输入/输出操作实际上就是对I/O接口中各端口的(读/写操作)。 8、当CPU进行 (读) 操作时，外部数据通过数据总线送往CPU；当CPU进行 (写) 操作时，CPU数据输出到主存或外设。
9、衡量微处理器的性能指标最主要是 (字长) 和 (主频)。
10、8086的中断系统中硬件中断分为两类：一类是 非屏蔽，其是通过CPU的 NMI引脚进入的；另一类是 屏蔽，其是通过CPU的 INTR 引脚进入的。 11、为了得到更大的存储空间，80386采用了 段选择子 的方法更加巧妙的得到段基地址和段内偏移量。
12、在保护方式下，可实现对214个段的管理，这样，对于80386以前机型来说，段内偏移地址为16位，段的最大长度为64KB，可提供的虚拟存储空间为1GB。对80386后续机型来说，段内偏移地址为32位，每个段最大长度为4GB，故可提供的虚拟存储空间为64TB。
13、接口技术是专门研究CPU和外设之间的数据传送方式、接口电路的工作原理和使用方法的。
14、8086的中断系统以位于内存0段的03FFH区域的中断向量表为基础，中断向量表中最多可容纳256个中断向量，这些中断对应的中断类型号为0-255。
因篇幅问题不能全部显示，请点此查看更多更全内容