2021年成都大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)

试卷B（有答案）

一、选择题

1、某机器字长为32位，存储器按半字编址，每取出一条指令后PC的值自动+2，说明其指令长度是（ ）。

A.16位 B.32位 C.128位 D.256位 2、在各种寻址方式中，指令的地址码字段可能的情况有（ ）。 I.寄存器编号 Ⅱ.设备端口地址 Ⅲ.存储器的单元地址 Ⅳ.数值

A. I、Ⅱ B. I、Ⅱ、Ⅲ C. I、Ⅲ D.I、Ⅱ、Ⅲ、IV 3、串行运算器结构简单，其运算规律是（ ）。 A.由低位到高位先行进行进位运算 B.由低位到高位先行进行借位运算 C.由低位到高位逐位运算 D.由高位到低位逐位运算

4、在C语言程序中，以下程序段最终的f值为（ ）。 Float f=2.5+1e10；f=f-1e10； A.2.5 B.250 C.0 D.3.5

5、在浮点机中，判断原码规格化的形式的原则是（ ）。

A.尾数的符号位与第一数位不同 B.尾数的第一数位为1，数符任意 C.尾数的符号位与第一位相同 D.阶符与数符不同

6、Cache用组相联映射，一块大小为128B，Cache共块，4块分一组，主存有4096块，主存地址共需（ ）位。 A.19 B.18 C.17 D.16

7、某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是（ ）。 A.8004和8008 B.8002和8007 C.8001和8008 D.8000和8004

8、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。对P优化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M上乘法指令的CPl为102，左移指令的CPl为z，P的执行时间是P”执行时间的1.2倍，则P中的乘法指令条数为（ ）。

A.200万 B.400万 C.800万 D.1600万 9、完整的计算机系统应该包括（ ）。 A.运算器、存储器、控制器 B.外部设备和主机

C.主机和应用程序

D.主机、外部设备、配套的软件系统

10、下列关于总线仲裁方式的说法中，正确的有（ ）。

I.请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的

II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从0开始，则设备号小的优先级高 III.链式查询方式对电路故障最敏感

IV.分布式仲裁控制逻辑分散在总线各部件中，不需要仲裁器 A.III，IV B. I，III，IV C. I，II，IV D.II，III，IV 11、在链式查询方式下，若有N个设备，则（ ）。 A.只需一条总线请求线 B.需要N条总线请求线

C.视情况而定，可能一条，也可能N条 D.以上说法都不对

12、指令译码器进行译码的是（ ） A.整条指令 B.指令的操作码字段 C.指令的地址 D.指令的操作数字段

13、下列关于超标量流水线特性的叙述中，正确的是（ ）。 I.能缩短流水线功能段的处理时间

II.能在一个时钟周期内同时发射多条指令 III.能结合动态调度技术提高指令执行并行性

A.仅II B.仅I、III C.仅I、II D. I、II、III 14、下列有关I/O接口的叙述中，错误的是（ ）。 A.状态端口和控制端口可以合用同一个寄存器 B. I/O接口中CPU可访问的寄存器称为I/O端口

C.采用编址方式时，I/O端口地址和主存地址可能相同 D.采用统一编址方式时，CPU不能用访存指令访问I/O端口 15、DMA方式的接口电路中有程序中断部件，其作用是（ ）。 A.实现数据传送

B.向CPU提出总线使用权 C.向CPU提出传输结束 D.发中断请求

二、填空题

16、计算机的_______是计算机_______结构的重要组成部分，也是计算机不同于一般电子设备的本质所在。

17、存储器的技术指标有存储容量、存取时间、________和________、

18、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和_______管理等部件。

19、流水CPU中的主要问题是________相关、________相关和________相关，为此需要采用相应的技术对策，才能保证流水畅通而不断流。

20、多媒体CPU是带有_______技术的处理器，它是一种多媒体扩展结构技术，特别适合于_______处理。

21、CPU能直接访问______和______但不能直接访问磁盘和光盘。

22、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线的下次，接管总线控制权。

23、PCI总线是当前流行的总线。它是一个高_________且与_________无关的标准总线。 24、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，_______ 25、计算机软件一般分为两大类：一类叫______,另一类叫______操作系统属于_______类。

三、名词解释题

26、EDO DRAM：

27、UART：

28、主存：

29、现场保护：

四、简答题

30、什么是RISC？RISC指令系统的特点是什么？

31、在DMA方式预处理（初始化）阶段，CPU通过程序送出哪些信息？

32、CPU 对DMA请求和中断请求的响应时间是否相同？为什么？

33、说明计算机系统的层次结构。

五、计算题

34、假设机器字长为16位，其中阶码6位（包含两位阶符），尾数10位（包含两位数符）。已知十进制数x=125，y=-18.125，试计算[x-y]补。（其结果用二进制真值表示，舍入时采用0舍l入法）。

35、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。

36、假设某字长为8位的计算机中，带符号整数采用补码表示，x=-68，y=-80，x和y分别存放在寄存器A和B中。请回答下列问题（要求最终用十六进制表示二进制序列）：

1）寄存器A和B中的内容分别是什么？

2）若x和y相加后的结果存放在寄存器C中，则寄存器C中的内容是什么？运算结果是否正确？此时，溢出标志（OF）、符号标志（SF）和零标志（ZF）各是什么？加法器最高位的进位C。是什么？

3）若x和y相减后的结果存放在寄存器D中，则寄存器D中的内容是什么？运算结果是否正确？此时，溢出标志（OF）、符号标志（SF）和零标志（ZF）各是什么？加法器最高位的进位Cn是什么？

4）若将加法器最高位的进位Cn作为进位标志（CF），则能否直接根据CF的值对两个带符号整数的大小进行比较？

六、综合题

37、写出一个定点8位字长的二进制数在下列情况中所能表示的真值（数值）范围： 1）不带符号数表示。 2）原码表示。 3）补码表示。 4）反码表示。 5）移码表示。

38、若某计算机有5级中断，中断响应优先级为1>2>3>4>5，而中断处理优先级为1>4>5>2>3，要求：

1）设计各级中断服务程序的中断屏蔽位（假设1为屏蔽，0为开放）。

2）若在运行用户程序时，同时出现第2、4级中断请求，而在处理第2级中断过程中，又同时出现1、3、5级中断请求，试画出此时CPU运行过程示意图。

39、设某机有4个中断源A、B、C、D.其硬件排队优先顺序为A>B>C>D，现要求将中断处理顺序改为D>A>C>B。

1）写出每个中断源对应的屏蔽字。

2）按图所示的时间轴给出的4个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。

参

一、选择题

1、B 2、D 3、C 4、C 5、B 6、A 7、D 8、B 9、D 10、B 11、A 12、B 13、C 14、D 15、C

二、填空题

16、软件 系统

17、存储周期 存储器带宽

18、cache 浮点 存储 19、资源 数据 控制 20、MMX 图像数据 21、cache 主存 22、优先级 公平 主方 23、带宽 处理器

24、寄存器一寄存器型 寄存器一存储器型 25、系统软件 应用软件 系统软件

三、名词解释题

26、EDO DRAM：

增强数据输出动态随机访问存储，采用快速页面访问模式并增加了一个数据锁存器以提高数据传输速率。 27、UART：

通用异步接收器/发送器，一种典型的集成电路异步串行接口电路。 28、主存：

一般采用半导体存储器件实现，速度较高、成本高且当电源断开时存储器的内容会丢失。 29、现场保护：

将程序计数器PC中以及有关的寄存器的内容存储起来，使中断结束后能恢复到原来的状态继续执行程序的过程，

四、简答题

30、答：RISC是精简指令系统计算机，它有以下特点：（1）选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。（2）指令长度固定，指令格式种类少，寻址方式

种类少。（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。（4）大部分指令在一个机器周期内完成。（5）CPU中通用寄存器数量相当多。（6）以硬布线控制为主，不用或少用微指令码控制。一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间.

31、答：向DMA控制器及I/0接口（分离模式或集成模式均可）分别送出如下信息：A、测试设备状态，预置DMA控制器工作方式；B、主存缓冲区首址，交换量，传送方向；C、设备寻址信息，启动读/写。

32、答：CPU对DMA请求和中断请求的响应时间不相同，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求（一个存取周期末）。 33、答：计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。

五、计算题

34、.解析：首先将x和y转换成浮点数 x=125=0.11111010×2011 y=-18.125=-0.10010001×20101

由于jx=00，0111，因此[jx]补=00，0111，同理[-jy]补=11，1011故 [jx]补=00，0111；00.11111010 [-jy]补=00，0101；11.01101111 下面可以按照5个步骤来做： 1)对阶。求阶差：

[∆𝑗]补=[jx]补-[jx]补=[jx]补+[-jy]补。=000111+111011=000010

所以y的阶码要低2，故应该y向x对齐，y尾数需要右移两位，阶码加2，如下： [y]补=000111，11.110110112）

2)尾数求差。 00.11111010

+00.00100101（这里加的是y尾数的负数补码） 01.00011111

即[x-y] 补=00，0111；01.00011111。

3）规格化。尾数出现01.×××…x，说明需要右规一次即可，阶码加1，最后可得

[x-y] 补=00，1000；00.100011111（加了下画线的1为右规丢弃的1） 4）舍入处理。山于右规低位丢1，因此尾数末位加1，即尾数变为00.10010000。

5）溢出判断。最后阶符为00，没有溢出，最后应将[x-y] 补=001000，00.10010000转换为二进制真值，即500

x-y=0.10010000×2001000=0.10010000×28=10010000

35、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。 定点数表示：x=0.0001101000。

浮点数规格化表示：x=0.1101000000×2-11\"。 定点机中：[x]原=[x]补=[x]反=0.0001101000。 浮点机中：

[x]原=1，0011；0.1101000000。 [x]补=1，1101；0.1101000000。 [x]反=1，1100；0.1101000000。

36、解析：

1）[-68]补=[-1000100B] 补=10111100B=BCH。 [-80] 补=[-1010000B] 补=10110000B=B0H。

所以，寄存器A和寄存器B中的内容分别是BCH和BOH。

2）①[x+y] 补=[x] 补+[y] 补=10111100B+10110000B=（1）0110100B=6CH，最高位前面的一位1被丢弃，因此，寄存器C中的内容为6CH。

2② 寄存器C中的内容为6CH，对应的真值为+108，而x+y的正确结果应是-68+（-80）-148，故结果不正确。

③溢出标志位（OF）可采用以下任意一条规则判断得到。

规则1：若两个加数的符号位相同，但与结果的符号位相异，则溢出。 规则2：若最高位上的进位和次高位上的进位不同，则溢出。

通过这两个规则都能判断出结果溢出，即溢出标志位（OF）为1，说明寄存器C中的内容不是正确的结果。结果的第一位0为符号标志（SF），表示结果为整数。因为结果不为0，所以零标志ZF=0。

综上，溢出标志（OF）为1，符号标志（SF）为0，零标志（ZF）为0。 ④加法器最高位向前的进位Cn为l。

3）①[x-y]=[x] 补+[-y] 补=10111100B+01010000B=（1）

00001100B=OCH，最高位前面的一位1被丢弃，因此，寄存器D中的内容为CH。

②对应的真值为+12，结果正确。

③两个加数的符号位相异一定不会溢出，因此溢出标志（OF）为0，说明寄存器D中的内容是真正的结果：结果的第一位0为符号标志（SF），表示结果为正数：因为结果不为0，所以零标志ZF=0。

综上，溢出标志（OF）为0，符号标志（SF）为0，零标志（ZF）为0。 ④加法器最高位向前的进位Ca为1。

4）从2）和3）的例子就可得出，带符号整数-68和-80时，C。为1，而带符号数-68和80时，Cn一样为1，所以若将加法器最高位的进位Ca作为进位标志（CF）.无法直接根据CF的值判断两个带符号整数的大小。

六、综合题

37、解析：此题考查各种机器数的表示范围： 1）不带符号数表示范围：0~255。 2）原码表示：-127~+127。 3）补码表示：-128~+127。 4）反码表示：-127~+127。 5）移码表示：-128~+127。

38、解析：

1）中断屏蔽是用来改变中断处理优先级的，因此这里应该是使中断屏蔽位实现中断处理优先级为1>4>5>2>3。也就是说，1级中断的处理优先级最高，说明1级中断对其他所有中断都屏蔽，其屏蔽字为全1：3级中断的处理优先级最低，所以除了3级中断本身之外，对其他中断全都开放，其屏蔽字为00100。以此类推，得到所有各级中断的中断服务程序中设置的中断屏蔽字见下表。

2）CPU运行程序的执行过程如下图所示。

具体过程说明如下：在运行用户程序时，同时出现2、4级中断请求，因为用户程序对所有中断都开放，所以，在中断响应优先级排队电路中，有2、4两级中断进行排队判优，根据中断响应优先级2>4，因此先响应2级中断。在CPU执行2级中断服务程序过程中，首先保护现场、保护旧屏蔽字、设置新的屏蔽字01100，然后，在具体中断处理前先开中断。一旦开中断，则马上响应4级中断，因为2级中断屏蔽字中对4级中断的屏蔽位是0，即对4级中断是开放的。在执行4级中断结束后，回到2级中断服务程序执行：在具体处理2级中断过程中，同时发生了1、3、5级中断请求，因为2级中断对1、5级中断开放，对3级中断屏蔽，所以只有1和5两级中断进行排队判优，根据中断响应优先级1>5，所以先响应1级中断。因为1级中断处理优先，级最高，所以在其处理过程中不会响应任何新的中断请求，直到

1级中断处理结束，然后返回2级中断：因为2级中断对5级中断开放，所以在2级中断服务程序中执行一条指令后，义转去执行5级中断服务程序，执行完后回到2级中断，在2级中断服务程序执行过程中，虽然3级中断有请求，但是，因为2级中断对3级中断不开放，所以，3级中断一直得不到相应。直到2级中断处理完回到用户程序，才能响应并处理3级中断。 39、解析：

1）在中断处理顺序改为D>A>C>B后，每个中断源新的屏蔽字如图所示。

2）根据新的处理顺序，CPU执行程序的轨迹如图所示。