专利名称：DRAM叠层封装、DIMM以及半导体制造方法专利类型：发明专利
发明人：其田佑次,菊池修司,平野克典,安生一郎,片桐光昭申请号：CN200610056976.6申请日：20060307公开号：CN1845250A公开日：20061011
摘要：目的在于提供一种由半导体试验装置可对高速DRAM叠层封装进行试验和/或挽救的DRAM叠层封装、DIMM和半导体制造方法。本发明DRAM叠层封装的结构为：在层叠的多个DRAM4与连接试验装置(1)的用于至少输入输出地址、指令和数据的外部端子之间设置接口芯片(2)，将上述多个DRAM和上述接口芯片安装到封装内，在上述接口芯片(2)上具备测试电路(8)：其具有生成用于试验上述多个DRAM的试验格式的算法格式生成器(10)、给上述多个DRAM施加该生成的试验格式的施加电路(20)与(21)、以及比较判定来自上述多个DRAM的响应信号与期望值的比较器的。
申请人：株式会社日立制作所,尔必达存储器股份有限公司
地址：日本东京都
国籍：JP
代理机构：北京银龙知识产权代理有限公司
代理人：许静
更多信息请下载全文后查看
因篇幅问题不能全部显示，请点此查看更多更全内容