1基尔霍夫定理的内容是什么？（仕兰微电子）
基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.
基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零. 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知）
4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）
5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）
7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知）
10、给出一差分电路，告诉其输出电压Y 和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸）
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电路。（仕兰微电子）
13、用运算放大器组成一个10倍的放大器。（未知）
14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点 的rise/fall时间。(Infineon笔试试题)
15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC18、说说静态、动态时序模拟的优缺点。（威盛VIA 2019.11.06 上海笔试试题）
19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛VIA2019.11.06 上海笔试试题）
20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给
第 1 页
出输入，使得输出依赖于关键路径。（未知）
21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知）
22、卡诺图写出逻辑表达使。（威盛VIA 2019.11.06 上海笔试试题） 23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题circuit design-beijing-03.11.09）
25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）
27、用mos管搭出一个二输入与非门。（扬智电子笔试）
28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威盛笔试题circuit design-beijing-03.11.09）
29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔试） 30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2019.11.06 上海笔试试题）
31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试） 32、画出Y=A*B C的cmos电路图。（科广试题）
33、用逻辑们和cmos电路实现ab cd。（飞利浦－大唐笔试）
34、画出CMOS电路的晶体管级电路图，实现Y=A*B C(D E)。（仕兰微电子） 35、利用4选1实现F(x,y,z)=xz yz’。（未知）
36、给一个表达式f=xxxx xxxx xxxxx xxxx用最少数量的与非门实现（实际上就是化简）。
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（Infineon笔试）
38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND
第 2 页
（未知）
39、用与非门等设计全加法器。（华为） 40、给出两个门电路让你分析异同。（华为）
41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子） 42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0 多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）
43、用波形表示D触发器的功能。（扬智电子笔试） 44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试） 45、用逻辑们画出D触发器。（威盛VIA 2019.11.06 上海笔试试题） 46、画出DFF的结构图,用verilog实现之。（威盛） 47、画出一种CMOS的D锁存器的电路图和版图。（未知） 48、D触发器和D锁存器的区别。（新太硬件面试） 49、简述latch和filp-flop的异同。（未知）
&e1]5T'v&n.g*_1D+J50、LATCH和DFF的概念和区别。（未知）
51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。（南山之桥）
52、用D触发器做个二分颦的电路.又问什么是状态图。（华为） 53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试） 54、怎样用D触发器、与或非门组成二分频电路？（东信笔试） 55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？ 56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage. （未知） 57、用D触发器做个4进制的计数。（华为） 58、实现N位Johnson Counter,N=5。（南山之桥）
59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子）
60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知） 61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥） 62、写异步D触发器的verilog module。（扬智电子笔试） module dff8(clk , reset, d, q);
第 3 页
input clk; input reset; input [7:0] d; output [7:0] q; reg [7:0] q;
always @ (posedge clk or posedge reset) if(reset) q <= 0; :P,L.W/\\.~)R! q <= d; &c I!K,\\;
63、用D触发器实现2倍分频的Verilog描述？ （汉王笔试） module divide2( clk , clk_o, reset); input clk , reset; output clk_o; wire in; out ;
always @ ( posedge clk or posedge reset) if ( reset)
out <= 0; else out<=in; assign in<=~out; assign out <=in;
64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）
)r'T'y)d:S:a0VPAL，PLD，CPLD，FPGA。 module dff8(clk , reset, d, q); input clk;
7B*M\"D9t\"Q*jinput reset; input d;
&O.A%H1k/s8Voutput q; reg q;
always @ (posedge clk or posedge reset)
第 4 页
if(reset) q <= 0; 'p8w'P'S2pelse q <= d;
65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子） 67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知） 68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解的）。（威盛VIA 2019.11.06 上海笔试试题） 69、描述一个交通信号灯的设计。（仕兰微电子）
70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试） 9p-g0]/V*U8U7v*71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求。（未知）
72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程。（未知） 73、画出可以检测10010串的状态图,并verilog实现之。（威盛） 74、用FSM实现101101的序列检测模块。（南山之桥）
a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。例如a： 0001100110110100100110 b： 0000000000100100000000
请画出state machine；请用RTL描述其state machine。（未知）
75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦－大唐笔试）
76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）
77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微电子）
78、sram，falsh memory，及dram的区别？（新太硬件面试）
第 5 页
79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9 －14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温度，增大电容存储容量）（Infineon笔试）
80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? （威盛笔试题circuit design-beijing-03.11.09）
81、名词:sram,ssram,sdram 名词IRQ,BIOS,USB,VHDL,SDR
|5L'^6o-w.k*IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial Bus
VHDL: VHIC Hardware Description Language SDR: Single Data Rate !{(]%P2o+{ 压控振荡器的英文缩写(VCO)。动态随机存储器的英文缩写(DRAM)。名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换)或者是中文的，比如：a.量化误差 b.直方图 c.白平衡 二、IC设计基础（流程、工艺、版图、器件）
1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕兰微面试题目） 2、FPGA和ASIC的概念，他们的区别。（未知） 答案：FPGA是可编程ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点
3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目） 4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目） 5、描述你对集成电路设计流程的认识。（仕兰微面试题目） 6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） 7、IC设计前端到后端的流程和eda工具。（未知）
8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未
第 6 页
知）
9、Asic的design flow。（威盛VIA 2019.11.06 上海笔试试题） 10、写出asic前期设计的流程和相应的工具。（威盛）
11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试） 先介绍下IC开发流程： 1.）代码输入（design input)
用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码 BBS语言输入工具：SUMMIT VISUALHDL h5k'?4]%Z6s1mMENTOR RENIOR 图形输入: composer(cadence); viewlogic (viewdraw)
2.）电路仿真（circuit simulation)
将vhd代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿真工具：
BBSVerolog： CADENCE Verolig-XL MENTOR Modle-sim VHDL : CADENCE NC-vhdl 4MENTOR Modle-sim 2A.
模拟电路仿真工具： ***ANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.）逻辑综合（synthesis tools)
逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。 12、请简述一下设计后端的整个流程？（仕兰微面试题目）
13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？（仕兰微面试题目）
14、描述你对集成电路工艺的认识。（仕兰微面试题目）
15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？（仕兰微面试题目）
16、请描述一下国内的工艺现状。（仕兰微面试题目） 17、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目）
第 7 页
18、描述CMOS电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目） 19、解释latch-up现象和Antenna effect和其预防措施.（未知） 20、什么叫Latchup?（科广试题） 21、什么叫窄沟效应? （科广试题）
22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差别？（仕兰微面试题目）
23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？（仕兰微面试题目）
24、画出CMOS晶体管的CROSS-OVER图（应该是纵剖面图），给出所有可能的传输特性和转移特性。（Infineon笔试试题）
25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。（科广试题） 26、Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛笔试题circuit design-beijing-03.11.09）
27、说明mos一半工作在什么区。（凹凸的题目和面试） 28、画p-bulk 的nmos截面图。（凹凸的题目和面试）
29、写schematic note（？）， 越多越好。（凹凸的题目和面试） 30、寄生效应在ic设计中怎样加以克服和利用。（未知）
31、太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cadence,Synopsys, Avant，UNIX当然也要大概会操作。 32、unix 命令cp -r, rm,uname。（扬智电子笔试）
____________________________________________________________ 三、单片机、MCU、计算机原理
1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。（仕兰微面试题目） 2、画出8031与2716（2K*8ROM）的连线图，要求采用三-八译码器，8031的P2.5,P2.4和P2.3参加译码，基本地址范围为3000H-3FFFH。该2716有没有重叠地址？根据是什么？若有，则写出每片2716的重叠地址范围。（仕兰微面试题目）
3、用8051设计一个带一个8*16键盘加驱动八个数码管（共阳）的原理图。（仕
第 8 页
兰微面试题目）
4、PCI总线的含义是什么？PCI总线的主要特点是什么？ （仕兰微面试题目） 5、中断的概念？简述中断的过程。（仕兰微面试题目）
6、如单片机中断几个/类型，编中断程序注意什么问题；（未知）
7、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由8051完成。简单原理如下：由P3.4输出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0八个开关来设置，直接与P1口相连（开关拨到下方时为\"0\"，拨到上方时为\"1\"，组成一个八位二进制数N），要求占空比为N/256。 （仕兰微面试题目）
下面程序用计数法来实现这一功能，请将空余部分添完整。 MOV P1，#0FFH
LOOP1 ：MOV R4，#0FFH
8、单片机上电后没有运转，首先要检查什么？（东信笔试题） 9、What is PC Chipset? （扬智电子笔试）
芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC（键盘控制器）、RTC（实时时钟控制器）、USB（通用串行总线）、Ultra DMA/33(66)EIDE数据传输方式和ACPI（高级能源管理）等的支持。其中北桥芯片起着主导性的作用，也称为主桥（Host Bridge）。 3k m-j9f9C&J!}
除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/s。
10、如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题。（未知）
11、计算机的基本组成部分及其各自的作用。（东信笔试题）
12、请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。 （汉王笔试）
13、cache的主要部分什么的。（威盛VIA 2019.11.06 上海笔试试题） 14、同步异步传输的差异（未知）
第 9 页
15、串行通信与同步通信异同,特点,比较。（华为面试题）
16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) （华为面试题 四、信号与系统
1、的话音频率一般为300~3400HZ，若对其采样且使信号不失真，其最小的采样频率应为多大？若采用8KHZ的采样频率，并采用8bit的PCM编码，则存储一秒钟的信号数据量有多大？（仕兰微面试题目）
2、什么耐奎斯特定律,怎么由模拟信号转为数字信号。（华为面试题） 3、如果模拟信号的带宽为 5khz,要用8K的采样率，怎么办？lucent) 两路？ 4、信号与系统:在时域与频域关系。（华为面试题 5、给出时域信号，求其直流分量。（未知）
6、给出一时域信号，要求（1）写出频率分量，（2）写出其傅立叶变换级数；（3）当波形经过低通滤波器滤掉高次谐波而只保留一次谐波时，画出滤波后的输出波形。（未知）
7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换 。（Infineon笔试试题）
8、拉氏变换和傅立叶变换的表达式及联系。（新太硬件面题） 五、DSP、嵌入式、软件等
1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。（仕兰微面试题目）
2、数字滤波器的分类和结构特点。（仕兰微面试题目） 3、IIR，FIR滤波器的异同。（新太硬件面题）
4、拉氏变换与Z变换公式等类似东西，随便翻翻书把如.h(n)=-a*h(n-1) b*δ(n) a.求h(n)的z变换；b.问该系统是否为稳定系统；c.写出FIR数字滤波器的差分方程；（未知）
5、DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图。（信威dsp软件面试题）
6、说说定点DSP和浮点DSP的定义（或者说出他们的区别）（信威dsp软件面试题）
7、说说你对循环寻址和位反序寻址的理解.（信威dsp软件面试题）
8、请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－
第 10 页
0.5.（信威dsp软件面试题）
9、DSP的结构（哈佛结构）；（未知）
10、嵌入式处理器类型(如ARM)，操作系统种类（Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了；（未知）
11、有一个LDO芯片将用于对手机供电，需要你对他进行评估，你将如何设计你的测试项目？
12、某程序在一个嵌入式系统（200M CPU，50M SDRAM）中已经最优化了，换到零一个系统（300M CPU，50M SDRAM）中是否还需要优化？ （Intel） 13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。（仕兰微面试题目）
14、说出OSI七层网络协议中的四层（任意四层）。（仕兰微面试题目） 15、A） （仕兰微面试题目）
i nclude void testf(int*p) *p =1; main() int *n,m[2];
n=m; m[0]=1; m[1]=8;
testf(n); *3K&p:N:Y1s
printf(\"Data v alue is %d \ B)
i nclude
void testf(int**p) *p =1;
main() {int *n,m[2];
n=m; m[0]=1; m[1]=8; testf(&n);
第 11 页
printf(Data v alue is %d\
A还是程序B的？
Data v alue is 8
16、那种排序方法最快? （华为面试题） 17、写出两个排序算法,问哪个好？（威盛）
18、编一个简单的求n!的程序 。（Infineon笔试试题）
19、用一种编程语言写n!的算法。（威盛VIA 2019.11.06 上海笔试试题） 20、用C语言写一个递归算法求N！；（华为面试题）
21、给一个C的函数，关于字符串和数组，找出错误；（华为面试题） 22、防火墙是怎么实现的？ （华为面试题） 23、你对哪方面编程熟悉？（华为面试题） 24、冒泡排序的原理。（新太硬件面题） 25、操作系统的功能。（新太硬件面题）
26、学过的计算机语言及开发的系统。（新太硬件面题）
27、一个农夫发现围成正方形的围栏比长方形的节省4个木桩但是面积一样.羊的数目和正 方形围栏的桩子的个数一样但是小于36，问有多少羊？（威盛） 28、C语言实现统计某个cell在某.v文件调用的次数(这个题目真bt) （威盛VIA2019.11.06 上海笔试试题）
29、用C语言写一段控制手机中马达振子的驱动程序。(威胜) 30、用perl或TCL/Tk实现一段字符串识别和比较的程序。（未知）
31、给出一个堆栈的结构，求中断后显示结果，主要是考堆栈压入返回地址存放在低端地 址还是高端。（未知）
32、一些DOS命令，如显示文件，拷贝，删除。（未知） 2O,S:|6\\4_5B 33、设计一个类，使得该类任何形式的派生类无论怎么定义和实现，都无法产生任何对象 实例。（IBM） 34、What is pre-emption? (Intel)
35、What is the state of a process if a resource is not available? (Intel) 36、三个 float a,b,c;问值（a b） c==(b a) c， (a b) c==(a c) b。(Intel) 37、把一个链表反向填空。 (lucent)
38、x^4 a*x^3 x^2 c*x d 最少需要做几次乘法？ (Dephi)
第 12 页
六、主观题
1、你认为你从事研发工作有哪些特点？（仕兰微面试题目）
2、说出你的最大弱点及改进方法。（威盛VIA 2019.11.06 上海笔试试题） 3、说出你的理想。说出你想达到的目标。 题目是英文出的，要用英文回答。（威盛VIA 2019.11.06 上海笔试试题）
4、我们将研发人员分为若干研究方向，对协议和算法理解（主要应用在网络通信、图象语音压缩方面）、电子系统方案的研究、用MCU、DSP编程实现电路功能、用ASIC设计技术 设计电路（包括MCU、DSP本身）、电路功能模块设计（包括模拟电路和数字电路）、集成 电路后端设计（主要是指综合及自动布局布线技术）、集成电路设计与工艺接口的研究.
你希望从事哪方面的研究？（可以选择多个方向。另外，已经从事过相关研发的人员可以详细描述你的研发经历）。（仕兰微面试题目）
5、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知识？（仕兰微面试题目）
6、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括 原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？电源的稳定，电 容的选取，以及布局的大小。（汉王笔试） !七、共同的注意点
一般情况下，面试官主要根据你的简历提问，所以一定要对自己负责，把简历上的东西搞明白；
2.个别招聘针对性特别强，就招目前他们确的方向的人，这种情况下，就要投其所好，尽量介绍其所关心的东西。
3.其实技术面试并不难，但是由于很多东西都忘掉了，才觉得有些难。所以最好在面试前把该看的书看看。
4.虽然说技术面试是实力的较量与体现，但是不可否认，由于不用面试官/公司所专领域及爱好不同，也有面试也有很大的偶然性，需要冷静对待。不能因为被拒，就否认自己或责骂公司。
5.面试时要take it easy，对越是自己钟情的公司越要这样。
转载请注明出自应届生求职招聘论坛 http://bbs.yingjiesheng/,本贴地址:http://bbs.yingjiesheng/thread-3248-1-1.html [转载]
第 13 页
汉王笔试
下面是一些基本的数字电路知识问题，请简要回答之。 a) 什么是Setup 和Holdup时间？
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
b) 什么是竞争与冒险现象？怎样判断？如何消除？
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 c) 请画出用D触发器实现2倍分频的逻辑电路？
d) 什么是\"线与\"逻辑，要实现它，在硬件特性上有什么具体要求？ e) 什么是同步逻辑和异步逻辑？
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。
g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？
第 14 页
2、 可编程逻辑器件在现代电子设计中越来越重要，请问： a) 你所知道的可编程逻辑器件有哪些？
b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
3、 设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包
括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？ 飞利浦－大唐笔试归来
1，用逻辑们和cmos电路实现ab+cd 2. 用一个二选一mux和一个inv实现异或
3. 给了reg的setup,hold时间，求中间组合逻辑的delay范围。
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时hold time不够，数据同样不能被打入触发器。
4. 如何解决亚稳态
5. 用verilog/vhdl写一个fifo控制器 6. 用verilog/vddl检测stream中的特定字符串
信威dsp软件面试题～
)DSP和通用处理器在结构上有什么不同，请简要画出你熟悉 的一种DSP结构图
2)说说定点DSP和浮点DSP的定义（或者说出他们的区别）
第 15 页
3）说说你对循环寻址和位反序寻址的理解
4）请写出【－8，7】的二进制补码，和二进制偏置码。 用Q15表示出0.5和－0.5 扬智电子笔试
第一题：用mos管搭出一个二输入与非门。 第二题：集成电路前段设计流程，写出相关的工具。 第三题：名词IRQ,BIOS,USB,VHDL,SDR 第四题：unix 命令cp -r, rm,uname 第五题：用波形表示D触发器的功能 第六题：写异步D触发器的verilog module 第七题：What is PC Chipset?
第八题：用传输门和倒向器搭一个边沿触发器
第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。 华为面题 (硬件)
全都是几本模电数电信号单片机题目 1.用与非门等设计全加法器 2.给出两个门电路让你分析异同 3.名词:sram,ssram,sdram 4.信号与系统:在时域与频域关系 5.信号与系统:和4题差不多
6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期.. ..)
7.串行通信与同步通信异同,特点,比较
8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) 9.延时问题,判错
10.史密斯特电路,求回差电压 11.VCO是什么,什么参数(压控振荡器?)
第 16 页
12. 用D触发器做个二分颦的电路.又问什么是状态图 13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号 14. 用D触发器做个4进制的计数 15.那种排序方法最快? 一、 研发（软件）
用C语言写一个递归算法求N！；
给一个C的函数，关于字符串和数组，找出错误； 防火墙是怎么实现的？ 你对哪方面编程熟悉？
新太硬件面题 接着就是专业题目啦
（1）d触发器和d锁存器的区别
（2）有源滤波器和无源滤波器的原理及区别 （3）sram，falsh memory，及dram的区别？ （4）iir，fir滤波器的异同 （5）冒泡排序的原理 （6）操作系统的功能
（7）学过的计算机语言及开发的系统 （8）拉氏变换和傅立叶变换的表达式及联系。
1、同步电路和异步电路的区别是什么？（仕兰微电子）
异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。
电路的稳定需要有可靠的建立时间和持时间，待下面介绍。 同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟
第 17 页
ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。比如Ｄ触发
器，当上升延到来时，寄存器把Ｄ端的电平传到Ｑ输出端。 在同步电路设计中一般采用D触发器，异步电路设计中一般采用Latch。
2、什么是同步逻辑和异步逻辑？（汉王笔试）
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的
因果关系。
电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而Intel Pentium 4处理器设计，也
开始采用异步电路设计。
异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成
的。
3、什么是\"线与\"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王
笔试）
线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑
门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 4、解释setup和hold time violation，画图说明，并说明解决办法。（威盛
VIA 2019.11.06 上海笔试试题）
第 18 页
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被
打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时
间裕量。
5、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试） 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的（冗余）消去项，但是不能避免
功能冒险，二是在芯片外部加电容。三是增加选通电路
在组合逻辑中，由于多少输入信号变化先后不同、信号传输的路径不同，或是各种器件延迟时间不同（这种现象称为竞争）都有可能造成输出波形产生不应
有的尖脉冲（俗称毛刺），这种现象成为冒险。
6、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王
笔试）
常用逻辑电平：TTL、CMOS、LVTTL、LVCMOS、ECL
（Emitter Coupled Logic）、PECL（Pseudo/Positive Emitter Coupled Logic）、
LVDS（Low Voltage Differential Signaling）、GTL
（Gunning Transceiver Logic）、BTL（Backplane Transceiver Logic）、ETL
第 19 页
（enhanced transceiver logic）、GTLP（Gunning Transceiver Logic Plus）；RS232、RS422、RS485（12V，5V，3.3V）；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻
接到5V或者12V。 cmos的高低电平分别
为:Vih>=0.7VDD,Vil<=0.3VDD;Voh>=0.9VDD,Vol<=0.1VDD.
ttl的为:Vih>=2.0v,Vil<=0.8v;Voh>=2.4v,Vol<=0.4v. 用cmos可直接驱动ttl;加上拉电阻后,ttl可驱动cmos. 7、如何解决亚稳态。（飞利浦－大唐笔试）？
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级
联式传播下去。
解决方法： 1 降低系统时钟频率 2 用反应更快的FF
3 引入同步机制，防止亚稳态传播 4 改善时钟质量，用边沿变化快速的时钟信号
关键是器件使用比较好的工艺和时钟周期的裕量要大。亚稳态寄存用d只是一个办法，有时候通过not，buf等都能达到信号过滤的效果8、IC设计中同步
复位与异步复位的区别。（南山之桥）
第 20 页
同步复位在时钟沿采复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。 异步复位对复位信号要求比较高，不能
有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。 9、MOORE 与 MEELEY状态机的特征。（南山之桥）
Moore 状态机的输出仅与当前状态值有关, 且只在时钟边沿到来时才会有状态变化. Mealy 状态机的输出不仅与当前状态值有关, 而且与当前输入值有
关, 这
10、多时域设计中,如何处理信号跨时域。（南山之桥）
不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响，其中对于单个控制信号可以用两级同步器，如电平、边沿检测和脉冲，对多位信号可以用FIFO,双口RAM，
握手信号等。
跨时域的信号要经过同步器同步，防止亚稳态传播。例如：时钟域1中的一个信号，要送到时钟域2，那么在这个信号送到时钟域2之前，要先经过时钟域2的同步器同步后，才能进入时钟域2。这个同步器就是两级d触发器，其时钟为时钟域2的时钟。这样做是怕时钟域1中的这个信号，可能不满足时钟域2中触发器的建立保持时间，而产生亚稳态，因为它们之间没有必然关系，是异步的。这样做只能防止亚稳态传播，但不能保证采进来的数据的正确性。所以通常只同步很少位数的信号。比如控制信号，或地址。当同步的是地址时，一般该地址应采用格雷码，因为格雷码每次只变一位，相当于每次只有一个同步器在起作用，这样可以降低出错概率，象异步FIFO的设计中，比较读写地址的大小时，就是用这种方法。 如果两个时钟域之间传送大量的数据，可以用异步FIFO来解
决问题。
我们可以在跨越Clock Domain 时加上一个低电平使能的Lockup Latch 以
确保Timing能正确无误。
11、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦
－大唐笔试）
第 21 页
hold < Delay < period - setup
12、时钟周期为T,触发器D1的寄存器到输出时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建
立时间T3和保持时间应满足什么条件。（华为）
T3setup>T+T2max,T3hold>T1min+T2min
13、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2019.11.06 上海
笔试试题）
T+Tclkdealy>Tsetup+Tco+Tdelay; Thold>Tclkdelay+Tco+Tdelay;
我们先来看一看同步电路中数据传递的一个基本模型：如下图 （Tco是触发器时钟到数据输出的延时；Tdelay是组合逻辑的延时；Tsetup是触发器的建立时间）假设数据已经被时钟的上升沿打入D触发器，那么数据到达第一个触发器的Q端需要Tco，再经过组合逻辑的延时Tdelay到达的第二个触发器的D端，要想时钟能在第二个触发器再次被稳定的锁入触发器，则时钟的延迟不能晚于Tco+Tdelay+Tsetup，（我们可以回顾一下前面讲过的建立和保持时间的概念，就可以理解为什么公式最后要加上一个Tdelay） 由以上分析可知：最小时钟周期：T=Tco+Tdelay+Tsetup 最快时钟频率 F= 1/T PLD
开发软件也正是通过这个公式来计算系统运行速度Fmax
注：在这个逻辑图中有个参数：Tpd ,即时钟的延时参数，我们在刚才做时间分析的时候，没有提这个参数，（如果使用PLD的全局时钟型号，Tpd可以为0，如果是普通时钟，则不为0）。所以如果考虑到时钟的延时，精确的公式应该是T=Tco+Tdelay+Tsetup-Tpd。当然以上全部分析的都是器件内部的运行速度，如果考虑芯片I/O管脚延时对系统速度的影响，那么还需要加一些修正。
第 22 页
由于Tco、Tsetup是由具体的器件和工艺决定的，我们设计电路时只可以改变Tdelay。所以缩短触发器间组合逻辑的延时是提高同步电路速度的关键。由于一般同步电路都不止一级锁存（如图3），而要使电路稳定工作，时钟周期必须满足最大延时要求，缩短最长延时路径，才可提高电路的工作频率。
如图2所示：我们可以将较大的组合逻辑分解为较小的几块，中间插入触发器，这样可以提高电路的工作频率。这也是所谓“流水线”（pipelining）技术
的基本原理。
从图5中可以容易的看出对建立时间放宽了Tpd，所以D2的建立时间需满
足要求：
Tpd＋T-Tco-T2max>＝T3
由于建立时间与保持时间的和是稳定的一个时钟周期，如果时钟有延时，同时数据的延时也较小那么建立时间必然是增大的，保持时间就会随之减小，如果减小到不满足D2的保持时间要求时就不能采集到正确的数据，如图6所示。
这时即T－（Tpd－Tco-T2min）<>
T－（Tpd+T－Tco-T2min）>＝T4 即Tco＋T2min-Tpd>＝T4 从上式也可以看出如果Tpd＝0也就是时钟的延时为0那么同样是要求Tco＋T2min>T4，但是在实际的应用中由于T2的延时也就是线路的延时远远大于
触发器的保持时间即T4所以
不必要关系保持时间。
14、说说静态、动态时序模拟的优缺点。（威盛VIA 2019.11.06 上海笔试
试题）
静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，
第 23 页
不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证
中。
动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的
时序问题；
15、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛
VIA）
关键：将第二级信号放到最后输出一级输出，同时注意修改片选信号，保证其优先级未被修改。（关键路径就是指那些延迟大于相应周期时间的路径，消除关键路径的延迟要从消减路径中的各部分延迟入手。......采用了这样的约束之后，关键路径通常都能被消除了，那么能不能这样说，一个设计模块如果中和后
没有关键路径那么此设计应该是好的吗？）
1.写出下列常用电子工程术语的中文名称： a) PCB: b) SMT: c) FPGA: d) CPLD: e) ASIC: f) DSP: g) SRAM: h) WDT: i) CMRR: j) PWM:
2.硬件电路设置看门狗定时器的目的是：___________________________ 3.中断向量表中存储的内容是：___________________________________ 4.中断服务程序的开头一般进行的操作是：将返回地址存到数据存储器堆栈的栈顶_________________________
第 24 页
中断服务程序结束前一般进行的操作是：将返回地址弹出继续执行主程序_________________________
5.列举你知道的几种电容：比如铝电解电容、 、 、 、
6.74L373被称为透明锁存器，“透明”一词的含义是指：不锁存时输出对于输入是透明的_____________
7.Flash存储器的写寿命大约在______万次左右。
8.C语言中，do{ }while()和while() {......}语法的区别是：________ 9.C语言中，如果申明char p[3][]={\"Basic\则 p[2][2]=____________
10.C语言中，全局变量、Static局部变量和非Static局部变量的存储空间 占用是有区别的，前两者在普通数据存储区中生成，而非Static局部变 量在__________________________中生成。
、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流
流向.简述单片机应用系统的设计原则.(仕兰微面试题目)
2、画出8031与2716(2K*8ROM)的连线图,要求采用三-八译码器,8031的P2.5,P2.4和
P2.3参加译码,基本地址范围为3000H-3FFFH.该2716有没有重叠地址?根据是什么?若
有 蛐闯雒科?716的重叠地址范围.(仕兰微面试题目)
3、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图.(仕兰微面试 题目)
4、PCI总线的含义是什么?PCI总线的主要特点是什么? (仕兰微面试题目) 5、中断的概念?简述中断的过程.(仕兰微面试题目)
6、如单片机中断几个/类型,编中断程序注意什么问题;(未知)
7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成.简单原理如
下:由P3.4输出脉冲的占空比来控制转速,占空比越大,转速越快;而占空比由K7-K0八
个开关来设置,直接与P1口相连(开关拨到下方时为\"0\拨到上方时为\"1\组成
第 25 页
一个八
位二进制数N),要求占空比为N/256. (仕兰微面试题目) 下面程序用计数法来实现这一功能,请将空余部分添完整. MOV P1,#0FFH LOOP1 :MOV R4,#0FFH -------- MOV R3,#00H LOOP2 :MOV A,P1 -------- SUBB A,R3 JNZ SKP1 -------- SKP1:MOV C,70H MOV P3.4,C
ACALL DELAY :此延时子程序略 -------- -------- AJMP LOOP1
8、单片机上电后没有运转,首先要检查什么?(东信笔试题) 9、What is PC Chipset? (扬智电子笔试)
芯片组(Chipset)是主板的核心组成部分,按照在主板上的排列位置的不同,通常分为
北桥芯片和南桥芯片.北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、
ISA/PCI/AGP插槽、ECC纠错等支持.南桥芯片则提供对KBC(键盘控制器)、RTC(实时时
钟控制器)、USB(通用串行总线)、Ultra DMA/33(66)EIDE数据传输方式和ACPI(高级
能源管理)等的支持.其中北桥芯片起着主导性的作用,也称为主桥(Host Bridge).
除了最通用的南北桥结构外,目前芯片组正向更高级的加速集线架构发
第 26 页
展,Intel的
8xx系列芯片组就是这类芯片组的代表,它将一些子系统如IDE接口、音效、MODEM和USB直
接接入主芯片,能够提供比PCI总线宽一倍的带宽,达到了266MB/s.
10、如果简历上还说做过cpu之类,就会问到诸如cpu如何工作,流水线之类的问题. (未知)
11、计算机的基本组成部分及其各自的作用.(东信笔试题)
12、请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接
口、所存器/缓冲器). (汉王笔试)
13、cache的主要部分什么的.(威盛VIA 2019.11.06 上海笔试试题) 14、同步异步传输的差异(未知)
15、串行通信与同步通信异同,特点,比较.(华为面试题)
16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) (华为面试题)
总结了一下招聘团常问的问题（关于电子专业的），现在贴出来，和大家一起分享，祝愿还没找上工作的朋友们能早日找到心满意的工作。(来这里的学生还是比较多的，希望能对你们有点用) 1、二极管的导通时的压降。 答：0.7V。
2、三极管的工作条件。
答：B极（基极）在有一定的电压时，发射极电压应该在0.3V以上。 3、TTL电平的电压值。
答：5V上下浮动10%，即4.5V—5.5V。
4、电路分析主要讲的是什么，或者是围绕着什么讲的？ 答：两个定理，即基尔霍夫电压定理，基尔霍夫电流定理。 5、数字信号处理的实质。
答：数字算法或数学算法。通过数学或数字算法实现频谱搬移，从而达到滤 波的效果。 6、单片机总线。
第 27 页
答：数据总线、控制总线、地址总线。P0口为I/O口，即可以是数据线，也可以是地址线，倘若都要使用时，要用锁存器将二者分开，做地址线时，充当地址线的低8位，高8位由P2口充当。 7、晶振的接法或分类。
答：内接晶振和外接晶振。晶振与口线的距离越近越好。否则，会对其他部分造成高频干扰。
8、键盘与控制器（或者是单片机）连接时时如何工作的。
答：通过控制器（或者是单片机）对键盘扫描，即：通过键盘与控制器相连导线上的电平值来判断按下的键盘，从而判断相应的键盘值，通过中断，调用相应的中断服务子程序。一般是通过键盘的行扫描和列扫描判断键盘。 9、通信的三种解调方式。 答：调频、调相、调幅。 10、语音信号的范围和传输比特。
答：语音信号的频率为300—3400赫兹，取上限频率。一般取4000赫兹，有抽样定理可知最低抽样频率为8000赫兹，中国采用PCM编码调制，即位8段，因此传输比特为64K。（顺便提一点，中国采用的是A律，与欧洲是一样的，即13折线，日本、美国用的是u律，15折线） 11、2M带宽。
答：语音传输是64K,中国用的是30/32线路系统，64K*32=2048k,即为我们所说的2M.
12、无线传输为什么都是用的高频。
答：从客观上来说，使用的频段是已经订好的，常用的是80M—120M。从专业角度上来分析，是因为在高频段上能提供较为理想的信道，达到信息良好的传输和带宽的资源有效利用，而且这样所提供的信道带宽也比较宽。 13、CDMA技术。
答：CDMA技术是码分多址技术，是无线通讯产品和服务的新时代率先开发的、用于提供十分清晰的语音效果的数字技术。通过利用数字编码\"扩谱\"无线电频率技术，CDMA能够提供比其他无线技术更好的、成本更低的语音效果、保密性、系统容量和灵活性，以及更加完善的服务。 14、CDMA的工作。
答：CDMA利用扩谱技术将语音分解成数字化的小片断，然后进行编码，以区
第 28 页
别每个电话。因而，大量的用户能够共享相同的频谱，从而大大提高系统的性能。也就是说，CDMA使无线服务提供商将更多的数字化信号挤压到一定的无线网络片断中去。
15、常用的信道复用技术。
答：频分多路复用(FDM)，时分多路复用(TDM)，频分多址 (FDMA)，时分多址(TDMA)，码分多址(CDMA)。 16、单片机对系统的滤波。
答：单片机对系统只能实现数字滤波，即通过一种数字算法对系统进行滤波。常用的有中值滤波，平滑滤波，程序滤波等。 单片机硬件工程师面试试题
一．现代通讯网络中广泛使用的交换方式有那两种？ 分组和电路
二．通常所说的TCP/IP协议对应于OSI模型的哪层？你认为网络模型分层有什么好处？如果让你来制订网络体系架构，你认为应该遵循什么原则？ 第四（传输）和第三（网络）；方便调试和实现；分层实现
三．两个同步的时钟信号，一个为2M，一个为8K，用双踪示波器观察两个时钟信号，这时应该用哪个信号作为触发信号，为什么？ 8k，所谓触发是同步的手段，如果用2M就不能观察8K了。
四．逻辑设计中应尽量使用同步设计，什么叫做同步设计？异步设计能带来哪些问题？在哪些场合可以使用异步设计？
采用同意时钟的为同步设计。异步可能带来毛刺。。。。
五．什么情况下需要考虑高速信号设计，常用的信号匹配方式有哪些，各优缺点？ 线长和波长可比。串联和并联，串联简单但效果一般，并联好但复杂。 六．提高硬件系统可靠性，应该从哪些方面进行考虑？ 硬件：电源，应用成熟电路，多问厂家，多测试。 软件：看门狗，多测试。
七．当接到一项硬件开发任务后，怎样启动工作？
第 29 页
需求分析（和对方多沟通） C51的误区及注意事项 C51的一些误区和注意事项：
1) C忌讳绝对定位。 常看见初学者要求使用_at_,这是一种谬误,把C当作ASM看待了。在C中变量的定位是编译器的事情,初学者只要定义变量和变量的作 用域,编译器就把一个固定地址给这个变量。怎么取得这个变量的地址？要用指针。比如unsigned char data x;后,x的地址就是&x, 你只要查看这个参数,就可以在程序中知道具体的地址了。所以俺一看见要使用绝对定位的人,第一印象就是：这大概是个初学者。
2) 设置SP的问题。 原因和1差不对,编译器在把所有变量和缓冲区赋予地址后,自动把最后一个字节开始的地方,作为SP的开始位置,所以初学者是不必 要去理会的。这体现C的优越性,很多事情C编译时候做了。 3) 用C的主程序结构： ＃include void main(void) { while(1); } 这是个最小的成功的C程序,包括头部文件和程序主体。 头部文件的名词解释：引用的外部资源文件,这个文件包括了硬件信息和外部模块提供的可使用的函数和变量的说明。可以用文本方 式打开reg52.h,仔细研究下,会有一些写程序的体会。
4) 这样构成一个C项目 在C中,常用项目来管理。项目一般分为两大块：C文件块和头部文件块。 我们常把不同功能写在不同的C文件中,依*项目的管理,最后把所有文件连接起来,这样就可以得到可以烧录的HEX文件或BIN文件。 这些C文件中,有且只有唯一一个包括main()函数,和3)中一样的C文件。 用头部文件把各个不同的C互相连接起来。一个C文件基本上要对应有一个H头部文件,这个H文件就包含本C文件中可以提供给外面使 用的变量和函数,没有在H文件中列出的募
梢运闶歉肅文件的内部函数和变量,外部C不能使用。
例子：a.C: unsigned char i; unsigned char mWork; void Test1(void) { mWork++; } void Test2(void) { i++; } a.h文件中： extern unsigned char i; extern void Test1(void); 这样主程序M.c中： ＃include /*C编译器内部自带的H文件,使用<>*/ ＃i nclude \"a.h\" /*自定义的H文件,一般用\"\"*/
第 30 页
void main(void) { Test1(); /*使用a.c模块文件中的函数*/ while(1){ i++; /*使用a.c模块文件中的变量*/ } }
5) 51家族 核心都是基于8031的,有很多在此核心上进行扩展,有的把程序存储器放在内部:89c(S)51..,有的增加了RAM:89c(S)52..,有的增加 了一些专用硬件80C552...,有的改变时钟时序W77E58...。市面上现在常用的主要有ATMEL公司的AT89X系列,PHILIPS的P87(89)x,台 湾WINBOND的w77(78)x系列,Cygnal的C8051Fx系列。
6) 51单片机结构的C描述 这里不讲51的具体结构,只是引导初学者快速理解51单片机的物理结构。寄存器和IO及其它硬件设备的地址名称,在相应的C头部文件 中可以找到。51为reg51.h,52为reg52.h,以次类推,比如winbond的78E58就为w78e58.h这些H文件中的描述： srf,定义一个8位的设备。 srf16,定义一个16位的设备。 sbit,定义一个位的设备。 用这些语句定义后,就可以在C中象汇编一样使用这些硬件设备,这是单片机应用比标准C特殊的地方,其它差别很少。
7) 在51系列中data,idata,xdata,pdata的区别 data:固定指前面0x00-0x7f的128个RAM,可以用acc直接读写的,速度最快,生成的代码也最小。 idata:固定指前面0x00-0xff的256个RAM,其中前128和data的128完全相同,只是因为访问的方式不同。idata是用类似C中的指针方式 访问的。汇编中的语句为：mox ACC,@Rx.(不重要的补充：c中idata做指针式的访问效果很好) xdata:外部扩展RAM,一般指外部0x0000-0xffff空间,用DPTR访问。 pdata:外部扩展RAM的低256个字节,地址出现在A0-A7的上时读写,用movx ACC,@Rx读写。这个比较特殊,而且C51好象有对此BUG, 建议少用。但也有他的优点,具体用法属于中级问题,这里不提。
8) startup.a51的作用 和汇编一样,在C中定义的那些变量和数组的初始化就在startup.a51中进行,如果你在定义全局变量时带有数值,如unsigned char data xxx=100;,那startup.a51中就会有相关的赋值。如果没有=100,startup.a51就会把他清0。（startup.a51==变量的初始化）。 这些初始化完毕后,还会设置SP指针。对非变量区域,如堆栈区,将不会有赋值或清零动作。 有人喜欢改startup.a51,为了满足自己一些想当然的爱好,这是不必要的,
第 31 页
有可能错误的。比如掉电保护的时候想保存一些变量, 但改startup.a51来实现是很笨的方法,实际只要利用非变量区域的特性,定义一个指针变量指向堆栈低部：0xff处就可实现。, 为什么还要去改? 可以这么说：任何时候都可以不需要改startup.a51,如果你明白它的特性。 企业面试电子类面试题[单片机/MCU/计算机原理]
1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。（仕兰微面试题目） 2、画出8031与2716（2K*8ROM）的连线图，要求采用三-八译码器，8031的P2.5,P2.4和P2.3参加译码，基本地址范围为3000H-3FFFH。该2716有没有重叠地址？根据是什么？若有，则写出每片2716的重叠地址范围。（仕兰微面试题目）
3、用8051设计一个带一个8*16键盘加驱动八个数码管（共阳）的原理图。（仕兰微面试题目）
4、PCI总线的含义是什么？PCI总线的主要特点是什么？ （仕兰微面试题目） 5、中断的概念？简述中断的过程。（仕兰微面试题目）
6、如单片机中断几个/类型，编中断程序注意什么问题；（未知）
7、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由8051完成。简单原理如下：由P3.4输出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0八个开关来设置，直接与P1口相连（开关拨到下方时为\"0\"，拨到上方时为\"1\"，组成一个八位二进制数N），要求占空比为N/256。 （仕兰微面试题目）
下面程序用计数法来实现这一功能，请将空余部分添完整。 MOV P1，#0FFH LOOP1 ：MOV R4，#0FFH -------- MOV R3，#00H LOOP2 ：MOV A，P1 -------- SUBB A，R3 JNZ SKP1 --------
第 32 页
SKP1：MOV C，70H MOV P3.4，C
ACALL DELAY ：此延时子程序略 -------- -------- AJMP LOOP1
8、单片机上电后没有运转，首先要检查什么？（东信笔试题） 9、What is PC Chipset? （扬智电子笔试）
芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC（键盘控制器）、RTC（实时时钟控制器）、USB（通用串行总线）、Ultra DMA/33(66)EIDE数据传输方式和ACPI（高级能源管理）等的支持。其中北桥芯片起着主导性的作用，也称为主桥（Host Bridge）。
除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/s。
10、如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题。（未知）
11、计算机的基本组成部分及其各自的作用。（东信笔试题）
12、请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。 （汉王笔试）
13、cache的主要部分什么的。（威盛VIA 2019.11.06 上海笔试试题） 14、同步异步传输的差异（未知）
15、串行通信与同步通信异同,特点,比较。（华为面试题）
16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) （华为面试题） 信号与系统
1、的话音频率一般为300~3400HZ，若对其采样且使信号不失真，其最小的采样频率应为多大？若采用8KHZ的采样频率，并采用8bit的PCM编码，则存储一秒钟的信号数据量有多大？（仕兰微面试题目）
第 33 页
2、什么耐奎斯特定律,怎么由模拟信号转为数字信号。（华为面试题） 3、如果模拟信号的带宽为 5khz,要用8K的采样率，怎么办？lucent) 两路？ 4、信号与系统:在时域与频域关系。（华为面试题） 5、给出时域信号，求其直流分量。（未知）
6、给出一时域信号，要求（1）写出频率分量，（2）写出其傅立叶变换级数；（3）当波形经过低通滤波器滤掉高次谐波而只保留一次谐波时，画出滤波后的输出波形。（未知）
7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换 。（Infineon笔试试题）
企业面试电子类面试题[DSP/嵌入式/软件等]
1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。（仕兰微面试题目）
2、数字滤波器的分类和结构特点。（仕兰微面试题目） 3、IIR，FIR滤波器的异同。（新太硬件面题）
4、拉氏变换与Z变换公式等类似东西，随便翻翻书把如.h(n)=-a*h(n-1)+b*δ(n) a.求h(n)的z变换；b.问该系统是否为稳定系统；c.写出FIR数字滤波器的差分方程；（未知）
5、DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图。（信威dsp软件面试题）
6、说说定点DSP和浮点DSP的定义（或者说出他们的区别）（信威dsp软件面试题）
7、说说你对循环寻址和位反序寻址的理解.（信威dsp软件面试题） 8、请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－0.5.（信威dsp软件面试题）
9、DSP的结构（哈佛结构）；（未知）
10、嵌入式处理器类型(如ARM)，操作系统种类（Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了；（未知）
11、有一个LDO芯片将用于对手机供电，需要你对他进行评估，你将如何设计你的测试项目？
12、某程序在一个嵌入式系统（200M CPU，50M SDRAM）中已经最优化了，换到
第 34 页
零一个系统（300M CPU，50M SDRAM）中是否还需要优化？ （Intel） 13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。（仕兰微面试题目）
14、说出OSI七层网络协议中的四层（任意四层）。（仕兰微面试题目） 15、A） （仕兰微面试题目） #include
void testf(int*p) { *p+=1; } main() {
int *n,m[2]; n=m; m[0]=1; m[1]=8; testf(n);
printf(\"Data v alue is %d \ }
------------------------------ B) ＃i nclude
void testf(int**p) { *p+=1; } main() {int *n,m[2]; n=m; m[0]=1; m[1]=8;
第 35 页
testf(&n);
printf(Data v alue is %d\ }
下面的结果是程序A还是程序B的？ Data v alue is 8
那么另一段程序的结果是什么？ 16、那种排序方法最快? （华为面试题） 17、写出两个排序算法,问哪个好？（威盛）
18、编一个简单的求n!的程序 。（Infineon笔试试题）
19、用一种编程语言写n!的算法。（威盛VIA 2019.11.06 上海笔试试题） 20、用C语言写一个递归算法求N！；（华为面试题）
21、给一个C的函数，关于字符串和数组，找出错误；（华为面试题） 22、防火墙是怎么实现的？ （华为面试题） 23、你对哪方面编程熟悉？（华为面试题） 24、冒泡排序的原理。（新太硬件面题） 25、操作系统的功能。（新太硬件面题）
26、学过的计算机语言及开发的系统。（新太硬件面题）
27、一个农夫发现围成正方形的围栏比长方形的节省4个木桩但是面积一样.羊的数目和正 方形围栏的桩子的个数一样但是小于36，问有多少羊？（威盛） 28、C语言实现统计某个cell在某.v文件调用的次数(这个题目真bt) （威盛VIA2019.11.06 上海笔试试题）
29、用C语言写一段控制手机中马达振子的驱动程序。(威胜) 30、用perl或TCL/Tk实现一段字符串识别和比较的程序。（未知）
31、给出一个堆栈的结构，求中断后显示结果，主要是考堆栈压入返回地址存放在低端地 址还是高端。（未知）
32、一些DOS命令，如显示文件，拷贝，删除。（未知）
33、设计一个类，使得该类任何形式的派生类无论怎么定义和实现，都无法产生任何对象 实例。（IBM）
34、What is pre-emption? (Intel)
35、What is the state of a process if a resource is not available? (Intel) 36、三个 float a,b,c;问值（a+b）+c==(b+a)+c， (a+b)+c==(a+c)+b。(Intel)
第 36 页
37、把一个链表反向填空。 (lucent)
38、x^4+a*x^3+x^2+c*x+d 最少需要做几次乘法？ (Dephi) 企业面试电子类面试题[主观题]
1、你认为你从事研发工作有哪些特点？（仕兰微面试题目）
2、说出你的最大弱点及改进方法。（威盛VIA 2019.11.06 上海笔试试题） 3、说出你的理想。说出你想达到的目标。 题目是英文出的，要用英文回答。（威盛VIA 2019.11.06 上海笔试试题）
4、我们将研发人员分为若干研究方向，对协议和算法理解（主要应用在网络通信、图象 语音压缩方面）、电子系统方案的研究、用MCU、DSP编程实现电路功能、用ASIC设计技术 设计电路（包括MCU、DSP本身）、电路功能模块设计（包括模拟电路和数字电路）、集成 电路后端设计（主要是指综合及自动布局布线技术）、集成电路设计与工艺接口的研究.你希望从事哪方面的研究？（可以选择多个方向。另外，已经从事过相关研发的人员可以详细描述你的研发经历）。（仕兰微面试题目）
5、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知 识？（仕兰微面试题目）
6、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括 原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？电源的稳定，电 容的选取，以及布局的大小。（汉王笔试） 共同的注意点
1.一般情况下，面试官主要根据你的简历提问，所以一定要对自己负责，把简历上的东西搞明白；
2.个别招聘针对性特别强，就招目前他们确的方向的人，这种情况下，就要投其所好，尽量介绍其所关心的东西。
3.其实技术面试并不难，但是由于很多东西都忘掉了，才觉得有些难。所以最好在面试前把该看的书看看。
4.虽然说技术面试是实力的较量与体现，但是不可否认，由于不用面试官/公司所专领域 及爱好不同，也有面试也有很大的偶然性，需要冷静对待。不能因为被拒，就否认自己或责骂公司。
5.面试时要take it easy，对越是自己钟情的公司越要这样
第 37 页
因篇幅问题不能全部显示，请点此查看更多更全内容