维普资讯 http://www.cqvip.com 第ｌ４卷第２期 ２００６年４月 呼伦贝尔学院学报 Ｊｏｕｒｎａｌ ｏｆ Ｈｕｌｕｎｂｅｉｒ Ｃｏｌｌｅｇｅ Ｎｏ．２ Ｖｏ１．１４ Ｐｕｂｌｉｓｈｅｄ ｉｎ Ａｐｒｉｌ．２００６ 一种实验室数字图像采集系统的设计开发 裴忠诚 （呼伦贝尔学院信息科学分院 呼伦贝尔市海拉尔区０２１００８） 摘要：本文介绍了一种适合于实验室内应用的数字图像采集系统，可以对视频图像进行实 时采集。系统以ＩＢＭ ＰＣ／ＸＴ机为主机，采集的图像大小为２５６×２５６×８ｂｉｔ，灰度分辨率为２５６ 级，基本上可以满足实验室内对图像的要求。在系统的设计中，使用了ＣＰＬＤ技术，提高系统 电路板集成度，增加了系统的稳定度与可靠性。 关键词：数字图像处理；图像采集；ＣＰＬＤ 中图分类号：ＴＰ７５３ 文献标识码：Ａ 文章编号：１００９．４６０ｌ（２００６）０２．００７６。０３ 随着数字图像处理技术的迅速发展，数字图像 的采集越来越显示出其重要性。然而，对于实验室 口。选定图像帧存器的大小为２５６ｘ２５６ｘ８ｂｉｔ，即 ６４Ｋ的存储量，８位的数据线。采用存储器映射方 内与非专业图像处理来讲，使用市售的图像采集系 统常常价格较高，有时又无法满足对图像的特定要 求。为此，我们研发了一种数字图像采集系统，旨 式，把帧存器映射为计算机内存的一部分，成为计 算机扩展内存，实现系统中数据的读取与写入。 采集到的图像数据由帧存器进入到内存中以 ・在提高系统的兼容性、性价比，并引进ＣＰＬＤ技术 增加系统的科技含量，使它适用于更广阔的应用领 域。 后，通过软件的控制将其写入硬盘，从而实现对一 帧图像的存储。图像的显示过程则正好与此相反。 １、系统功能、硬件设计 １．１糸玩功能 图１，Ｉ 系统功能框图 系统用于实验室内数字图像的采集、存储与显 示。系统由视频信号源、微机、图像卡和图像监视 器组成。系统的功能框图如图１－１。系统功能特点 如下： ・叵固 图１－２ 系统框 实现图像的实时采集， 图像的大小为 ２５６ｘ２５６，灰度分辨率为２５６级，２５６级灰度高稳 定度连续显示，输入的亮度、对比度均连续可调。 ・１．２硬件设计方案确定 为了便于使用及硬件实现，在系统内部，对图 像卡采用ＩＢＭ ＰＣ／ＸＴ总线实现与微机的接口，图 系统的关键在于实现了图像卡与微机的接 收稿日期：２００６．０１．１９ 作者简介：裴忠诚（１９６６一），男，呼伦贝尔学院信息科学分院高级讲师。研究方向：数字图像处卵．数字语音信号处理、 数字水印处理技术。 ・ ７６ ・ 维普资讯 http://www.cqvip.com 像的存储与显示通过键盘控制软件来完成。系统的 原理框图如图１．２。本系统设计了视频信号调整及 Ａ／Ｄ转换电路，图像快地址扫描电路，图像帧存器 及状态转换电路，Ｄ／Ａ转换电路。全电视信号由图 像信号、复合同步信号、复合消隐信号组成。这三 部分信号利用集成运算放大器ＬＭ３１８接成同相求 和的形式，最后形成全电视信号输出。合成后输出 的全电视信号送到图像监视器显示。图像监视器由 一个普通的电视机改装而成。 ２、系统软件设计 整个系统的软件分为两类，一是对图像的存储 与显示；二是对ＥＰＬＤ内部电路的设计。 ２．１图像存储与显示 输入文件命名并打开此文件 输入文件名并打开此文件 Ｉ Ｉ 【设置长度为６４Ｋ的内存区域 ｌ设置长度为６４Ｋ的内存区域 Ｉ 地址计数器清零 地址计数器清零 图像从帧存器传入微机内存 将教据从打开的文件传入内 Ｉ 数据从内存区传入命名文件 关闭文件 Ｉ 地址计数器加Ｉ 数据从内存传入图像帧存器 地址计数器加ｌ 图２－１ 图象的存储与显示程序框图 图２—２软件设计流程 ２．１．１图像存储 图像存入帧存器后存入硬盘之前，需要在内存 区开辟一个６４Ｋ区域。然后按段地址Ｄ０００Ｈ将数 据读入内存，再写入硬盘。程序的框图如图２－１（ａ） 所示。 ２．１．２图像显示 图像的显示过程与图象的存储正相反。在内存 区开辟一个６４Ｋ区域后。将硬盘文件中的数据读 入内存段地址Ｄ０００Ｈ，再从内存区传到帧存器。 程序的框图如图２－１（ｂ）所示。 ２．２用ＭＡＸ＋ｐｌｕｓ １Ｉ对ＥＰＬＤ的逻辑功能设计 图２．２是利用ＭＡＸ＋ｐｌｕｓ １Ｉ进行软件设计的流 程图。 ２．２．１设计输入 ＭＡＸ＋ｐｌｕｓ １Ｉ软件设计的输入方法有原理图输 入、ＨＤＬ语言输入、ＥＤＩＦ网表输入及波形输入等 方式。我们选择原理图输入方式。原理图输入是一 种最为直接的输入方式。原理图输入比较容易实现 仿真，便于信号的观察以及电路的调整。为提高效 率，用这种方式输入时，采用自顶向下逻辑分块。 这种方法也易于电路的分析与改动。 设计的电路中绝大多数的数字电路都集成在 这片ＥＰＬＤ中，其中包括计数器（用作地址发生 器）、二选一器件和各种触发器以及大量的逻辑门 电路ｏ ２．２．２设计项目编译 ＭＡＸ＋ｐｌｕｓ １Ｉ编译器可检查项目中的错误并进 行逻辑综合，将项目最终设计结果加载到Ａｌｔｅｒａ器 件中去，并为模拟和编程产生输出文件。 在设计中可以为项目选择一种逻辑综合方式， 以便在编译过程中指导编译器的逻辑综合模块工 作。本设计选择默认逻辑综合方式Ｎｏｒｍａｌ，该编译 器的逻辑优化目标是使单元使用数目达到最少。编 译后生成的．ｒｐｔ文件中将列出定义后引脚的分布。 使用的Ａｌｔｅｒａ器件ＥＰＭ７１２８ＳＬＣ８４－１５中包括８个 电源，８个地和４个数据、状态控制端共２Ｏ个固 定引脚，其余的６Ｏ个弓ｌ脚为可定义端，定义了可 用引脚中的５９个。 ２．２．３设计项目模拟仿真 模拟时地址发生器产生的部分波形如图２－３， 由于页面所限，不能全部列出。其余的波形均与设 想相一致，证明系统已经达到了预想的逻辑功能。 ２．２．４器件编程 确认项目设计、仿真完全正确之后，对器件进 行编程。器件编程有多种方法，其中尤以并口下载 电缆ＢｙｔｅＢｌａｓｔｅｒ最为简便。编程时利用编译生成 的．ｐｏｆ文件，将下载电缆连接到计算机并行口上 ．７７・ 维普资讯 http://www.cqvip.com 加 起Ｍ 硒 图２－３器件模拟时产生的部分波形 即 ］ｏ 式，在微机内存中开辟一个６４Ｋ缓冲区。内存映 象的段地址Ｄ０００Ｈ。图像卡与微机间采用ＩＢＭ ＰＣ／ＸＴ总线接口，保证了系统的通用性及兼容性， 实现与任意ＩＢＭＰＣ机接口。 同时，再设计开发过程中如果采用ＩＢＭ ＰＣ／ＡＴ 总线接口，系统的寻址范围将得到很大提高，这有 助于提高内存映象中段地址的可靠性，也使系统具 有更好的兼容性。这是我们对系统进一步完善的方 向之一。 使用Ａｌｔｅｒａ器件的一个特别突出的优点是： Ａｌｔｅｒａ器件可以通过在线配置的手段来调整电路 结构、延时信息等。而并口下载电缆ＢｙｔｅＢｌａｓｔｅｒ 正是将ＰＣ机中的配置信息传送到ＰＣＢ板Ａｌｔｅｒａ 器件中必不可少的器件。在ＢｙｔｅＢｌａｓｔｅｒ下载电缆 中，其数据交换实际上就只有一个７４ＬＳ２４４和Ｎ 个电阻，原理如图２．４。 ＩＯ廿ｔ Ｉ 由于对ＣＰＬＤ技术中ＥＰＬＤ（可擦除的逻辑可 编程器件）的采用，系统中的数字图像采集卡集成 度大大提高，系统稳定性与可靠性大大增强；同时， 它大幅度降低系统的时间延迟，为系统的设计、调 试都提供了方便。 参考文献： ［１］赖金福．数字集成电路简明手册［Ｍｌ电子工业出 版社，１９９７． （２］常用集成电路应用替换手册（上、下部）（Ｍ １国防 科技大学出版社。２００４． （３］黎洪松．数字视频技术及其应用［Ｍ ｌ清华大学出 版社，１９９７． 图２－４ Ｂｙｔｅｂｌａｓｔｅｔ＂的数据变换电 （４］宋万杰，罗丰。吴顺君．ＣＰＬＤ技术及其应用（Ｍｌ西 安电子科技大学出版社，１９９９， ３、结论 设计开发的数字图像采集系统经过一系列的 调试、改进及验证，基本上达到了预期功能要求， 即实现了对视频图像的实时采集、存储与显示。 在数据的Ｄ／Ａ转换过程中，使用了专用芯片 ＣＡ３３３８，引入了时钟信号 使以前在实验中图像 ［５］张旭东。廖先芸．ＩＢＭ微型机实用接口技术［Ｍｌ科 学技术文献出版社。１９９３． （６］刘显庆，刘仁普编译．微机总线规范——ｖＥｓＡ ＰＣＩ ＥＩＳＡ ＶＭＥ（Ｍ ｌ机械工业出版社。１９９５． ［７］Ｋｅｎｎｅｔｈ Ｒ．Ｃ￣ｔｌｅｍａｎ 数字图像处理［Ｍ ｌ电子工业 出版社，２００２． 表面出现的类似分界线的大量毛刺——ｇｌｉｔｃｈ噪 声基本消除，图像显示质量有明显提高。 在图像存储与显示中，采用内存直接映像方 （８］阳涛，诸静．ＣＰＬＤ在图像采集卡中的应用【Ｊ１电 子技术．２００４（３）． 。 ７８ ・
