得分 阅卷人 1. 计算机的五大硬件构成部件为 、 、 、 和输出设备。 2. 在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1 = 70ns﹑T2 = 80ns﹑T3 = 90ns﹑
T4 = 40ns。则加法器流水线的时钟周期至少为 加法所需的时间为
。
、
、 、舍入和判溢出。浮点数
。如果采用同样的逻辑电路，但不是流水线方式，则浮点
3. 浮点数进行加减运算的过程为
X = -1.1011 * 2101，则其规格化形式为 4. 指令字长度等于机器字长度的指令称为___________________
5. 在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是
、
。
、
6. 存储器间接寻址方式中，操作数的有效地址存放在___________________ 。
7. 补码定点数加减运算采用进位比较法判断溢出，当符号位的进位和数值最高位的进位 时没有溢出，
为 溢出。
8. 已知某机微指令字长为48位，共有38个控制信号构成4个互斥类，分别含4个、15个、13个、6个微命令，微
程序可在整个控制存储器中实现转移，可控制微程序转移的条件共6个（直接控制），微指令采用水平型格式，微指令中的控制字段
位，判别测试字段
位，控存容量为
位
二、 单项选择题（共20题，每题2分，共40分）
得分 阅卷人 题号 1 答案 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 1. 假设某系统总线在一个总线周期中并行传输 4 字节信息，一个总线周期占用 2 个时钟周期，总线时钟频率为 10MHz，则总线带宽是
A．10MB/s B.20MB/S
C.40MB/S
D.80MB/S
2. 某机器字长 16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字
节为相对位移量字段。假定取指令时，每取一个字节 PC 自动加 1。若某转移指令所在主存地址为 8200H，相对位移量字段的内容为24H，则该转移指令成功转以后的目标地址是
A.8226H
B.8227H
C.8228H D.8223H
3. 某计算机的 Cache 共有 16 块，采用 2 路组相联映像方式。每个主存块大小为 32 字节，按字节编址。主存 129
号单元所在主存块应装入到的 Cache 组号是
A．0
B.2 C.4 D.6
4. 相对于微程序控制器，硬布线控制器的特点是
A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展难 C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展难
5. 下列关于 RISC 的叙述中，错误的是
A．RISC 普遍采用微程序控制器
B．RISC 大多数指令在一个时钟周期内完成 C．RISC 的内部通用寄存器数量相对 CISC 多
D．RISC 的指令数、寻址方式和指令格式种类相对 CISC 少
6. 在计数器定时查询方式下，若计数从0开始，则______。
A．设备号小的优先级高 B．每个设备使用总线的机会相等 C．设备号大的优先级高 D. 优先级随机
7. 下列器件中存取速度最快的是 。
A．Cache B．主存 C．寄存器 D．辅存
8. 某SARM芯片，其存储容量为64K×16位，该芯片的地址线数目和数据线数目分别是___
A． 64, 16 B. 16, 64, C. 64, 8 D. 16, 16
9. Intel 2164 DRAM芯片内部数据位采用256×256矩阵排列，刷新周期为2ms，读写周期为0.1μs。若采用集中式
刷新，则死区时间为 。
A.25.6μs
B.12.8μs C.2ms D.256μs
10. 假设下列字符码中有奇偶校验位，但没有数据错误，采用偶校验位的字符码是___。
A. 11001000 B. 11010110 C. 11001101 D. 11001001
11. 在程序的执行过程中，Cache与主存的地址映射是由______。
A．操作系统来管理的 B．程序员调度的 C．由硬件自动完成的 D．用户软件完成
12. 由于磁盘上的内部同心圆小于外部同心圆，就数据量而言，
A．内部同心圆大于外部同心圆 B．内部同心圆等于外部同心阅 C．内部同心圆小于外部同心圆 D．以上都答案都不对
13. 设寄存器内容为11111111，若它等于 +127，则为______。 A．原码 B．补码 C．反码 D．移码。 14. 在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示 -1，补码可以表示 -1 B．三种机器数均可表示 -1
C．三种机器数均可表示 -1，且三种机器数的表示范围相同 D．三种机器数均不可表示 -1
15. 两数加减，运算结果可能超出计算机的表示范围，称为溢出。以下叙述中错误的是 。
A.同号数相减，一定没有溢出 B.异号数相加，一定没有溢出 C.同号数求和，一定有溢出
D.异号数相减，可能有溢出
16. 直接寻址的无条件转移指令功能是将指令中的地址码送入______。
A．PC B．地址寄存器 C．累加器 D．ACC
17. 主机与设备传送数据时，采用______，主机与设备是串行工作的。
A．程序查询方式 B．中断方式 C．DMA方式 D．通道
18. 请在以下叙述中选出一个正确描述的句子_ __。
A. 同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B．同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 C. 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D．任意一个CPU周期中，都可以并行执行的微操作叫相容性微操作
19. 在中断周期中，不能由中断隐指令完成______。
A．保护断点 B．关中断 C．保护现场 D．中断服务程序人口地址送PC
20. 在浮点加减运算中,对阶的原则是
A.大阶向小阶对齐 B.被加数向加数对齐 C.小阶向大阶对齐 D.加数向被加数对齐
三、 综合题（共5题，共40分）
得分 OP （6位） R （2位） D（8位） 阅卷人 1.已知某机器字长为16位，主存按字编址，其双操作数指令格式为：
当D分别为主存直接地址、主存间接地址、变址寻址（R1为变址寄存器，字长为16位），能访问的最大主存空间各为多少？（5分） 答：
2．假设磁盘采用DMA方式与主机交换信息，其传输速率为2MB/s，而且DMA的预处理需1000个时钟周期，DMA完成传送后处理中断需500个时钟周期。如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz的处理器需用多少时间比率进行DMA辅助操作（预处理和后处理）。（5分）
3. （10分）设X = 0.1011，Y = 0.1111， [-Y]补 = 11.0001，用补码一位除求X/Y（末位恒置1 ） 解：
4.(10分)设CPU共有16根地址线，8根数据线，并用MREQ#作访存控制信号（低电平有效），用R/W#作读写控制信号（高电平为读，低电平为写）。存储芯片地址空间分配为：0～8191为系统程序区，用8K×4b的ROM构成；8192～32767为用户程序区，用8K×8b的RAM构成；要求：
（1）指出选用的存储芯片数量；
（2）写出各芯片的二进制表示的地址范围； （3）画出存储芯片与CPU的连接。
5.(10分)CPU内部结构如图所示，加法指令“ADD R0,X”（间接寻址）的功能为（R0）+（（X））→R0下面给出了指令取指和译码阶段每个节拍的功能和有效控制信号，请按下面描述方式列出指令执行阶段每个节拍的功能和有效控制信号。 节拍 功能 有效控制信号
时钟控制信号…CUC1 (PC)→MAR PCout,MARin C2 M(MAR)→MDR,(PC)+1→PC MemR,MDRin PC+1 C3 (MDR)→IR MDRout,IRin C4 指令译码 OPIRout
地址线存储总线数据线MDR+1PCMAR指令译码器OP IRoutIRAd IRoutIRinPCinPCoutMARinMDRinMDRoutR0inR0R0outRn-1inRn-1outYinALUinCPU内部总线Rn-1Y控制信号ALUZZout……
因篇幅问题不能全部显示，请点此查看更多更全内容