SPARTAN-3E说明书第14章

第十四章

10/100以太网物理层接口

Spartan－3E开发板包括一个Standard Microsystems公司的LAN83C185 10/100以太网物理层（PHY）和一个RJ45插头，如图14－1所示。在FPGA中嵌入介质访问控制层（MAC）后，开发板可以任意接入标准以太网。所有的时序由板上的一个25MHz晶振控制。 RJ45以太网插头（J19）

SMSC LAN83C185 10/100以太网PHY

25MHz晶振

UG230_c14_01_022706

图14－1 10/100以太网物理层（PHY）和RJ45插头

Spartan-3E Starter Kit Board User Guide www.xilinx.com 大连理工大学微电子所 巢明 译 UG230 (v1.0) March 9, 2006

109

第十四章：10/100以太网物理层接口

以太网物理层的连接

FPGA经由一个标准的介质无关接口（MII）连接到LAN83C185以太网物理层芯片，如图14－2所示。接口信号和FPGA管脚号的详细信息见表14－1。

UG230_c14_02_022706

图14－2 FPGA通过MII连接到以太网PHY

表14－1 FPGA与LAN83C185以太网PHY的连接

信号名 E_TXD<4> E_TXD<3> E_TXD<2> E_TXD<1> E_TXD<0> E_TX_EN E_TX_CLK E_RXD<4> E_RXD<3> E_RXD<2> E_RXD<1> E_RXD<0> E_RX_DV

Spartan-3E Starter Kit Board User Guide www.xilinx.com 大连理工大学微电子所 巢明 译 UG230 (v1.0) March 9, 2006

110

FPGA 管脚号 R6 T5 R5 T15 R11 P15 T7 U14 V14 U11 T11 V8 V2

接收数据有效。 允许发送。

功能

发送数据给PHY。E_TXD<4>也是MII传送错误信号。

发送时钟。100Base-TX模式为25 MHz，10Base-T模式为2.5 MHz

从PHY接收数据。

第十四章：10/100以太网物理层接口

表14－1 FPGA与LAN83C185以太网PHY的连接（续）

信号名

FPGA 管脚号

功能

E_RX_CLK V3 接收时钟。100Base-TX模式为25 MHz，10Base-T模式为

2.5 MHz E_CRS U13 载波侦听 E_COL U6 MII碰撞探测 E_MDC P9 串行管理时钟 E_MDIO U5 管理数据输入/输出

MicroBlaze以太网IP核

以太网PHY主要与MicroBlaze处理器一起应用。因此以太网MAC是EDK Platform Studio Base System Builder开发软件的一个组成部分。全功能版和简化版（Lite Version）的以太网MAC都提供试用，如图14－3所示。简化版以太网MAC控制器核占用很少的FPGA资源，非常试于那些不需要支持中断，背对背数据传输和统计计数功能的简单应用。

UG230_c14_03_022706

图14－3 Spartan－3E开发板的以太网MAC IP核

以太网MAC核需要设计上的约束以达到需要的性能。具体信息参考OPB Ethernet MAC data Sheet（V1.02）。OPB总线的时钟必须大于等于65MHz才能操作100Mbps以太网，必须大于等于6.5MHz才能操作10Mbps以太网。

Spartan-3E Starter Kit Board User Guide www.xilinx.com 大连理工大学微电子所 巢明 译 UG230 (v1.0) March 9, 2006

111

第十四章：10/100以太网物理层接口

试用版本的以太网MAC核硬件大约工作8小时后就会过期。要订购全版的核，访问Xilinx网站：

http://www.xilinx.com/ipcenter/processor_central/processor_ip/10-100emac/ 10-100emac_order_register.htm

UCF位置约束 图14－4提供了10/100以太网PHY接口的UCF约束，包括指定的管脚和使用的IO标准。

NET \"E_COL\" LOC = \"U6\"

NET \"E_CRS\" LOC = \"U13\" NET \"E_MDC\" LOC = \"P9\" NET \"E_MDIO\" LOC = \"U5\" NET \"E_RX_CLK\" LOC = \"V3\" NET \"E_RX_DV\" LOC = \"V2\" NET \"E_RXD<0>\" LOC = \"V8\" NET \"E_RXD<1>\" LOC = \"T11\" NET \"E_RXD<2>\" LOC = \"U11\" NET \"E_RXD<3>\" LOC = \"V14\" NET \"E_RXD<4>\" LOC = \"U14\" NET \"E_TX_CLK\" LOC = \"T7\" NET \"E_TX_EN\" LOC = \"P15\" NET \"E_TXD<0>\" LOC = \"R11\" NET \"E_TXD<1>\" LOC = \"T15\" NET \"E_TXD<2>\" LOC = \"R5\" NET \"E_TXD<3>\" LOC = \"T5\" NET \"E_TXD<4>\" LOC = \"R6\"

| IOSTANDARD = LVCMOS33 ; | IOSTANDARD = LVCMOS33 ;

| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ; | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ; | IOSTANDARD = LVCMOS33 ; | IOSTANDARD = LVCMOS33 ; | IOSTANDARD = LVCMOS33 ; | IOSTANDARD = LVCMOS33 ; | IOSTANDARD = LVCMOS33 ; | IOSTANDARD = LVCMOS33 ; | IOSTANDARD = LVCMOS33 ; | IOSTANDARD = LVCMOS33 ;

| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ; | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ; | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ; | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ; | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ; | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ;

图14－4 10/100以太网PHY输入的UCF约束

相关资源

Standard Microsystems SMSC LAN83C185 10/100 Ethernet PHY http://www.smsc.com/main/catalog/lan83c185.html

Xilinx OPB Ethernet Media Access Controller (EMAC) (v1.02a) http://www.xilinx.com/bvdocs/ipcenter/data_sheet/opb_ethernet.pdf

Xilinx OPB Ethernet Lite Media Access Controller (v1.01a)

简化版以太网MAC控制器核占用很少的FPGA资源，非常试于那些不需要支持中断，背对背数据传输和统计计数功能的简单应用。

http://www.xilinx.com/bvdocs/ipcenter/data_sheet/opb_ethernetlite.pdf

EDK 8.1i Documentation

http://www.xilinx.com/ise/embedded/edk_docs.htm

Spartan-3E Starter Kit Board User Guide www.xilinx.com 大连理工大学微电子所 巢明 译 UG230 (v1.0) March 9, 2006

112