第六章 时序逻辑电路
内容提要
【熟悉】触发器四种电路结构及动作特点,四种逻辑功能及其逻辑关
系、逻辑符号,逻辑功能的四种描述方法
【掌握】时序电路的特点和一般分析方法
【熟悉】寄存器的功能、分类及使用方法, 双向移位寄存器的级联 【掌握】计数器的功能和分类,级联法、置位法构成N进制计数器 【掌握】555定时器构成三种电路的工作特点、连接方法及主要参数 一． 一．网上导学 二． 二．典型例题 三． 三．本章小结 四． 四．习题答案 网上导学
§6.1时序逻辑电路的特点
时序逻辑电路的特点：任意时刻的输出不仅取决于该时刻的输入，而
且还和电路原来的状态有关，所以时序电路具有记忆功能。
在第五章中，向大家介绍了组合电路。
组合电路的特点是其任意时刻的输出状态仅取决于该时刻的输入状态。
２．时序电路逻辑功能描述方法
在上面给出的时序电路结构框图中，包括组合逻辑电路和具有记忆功能的存储电路。
输出变量y1，y2，y3。。。。yb，合称输出矢量Y(t)。 输入变量x1，x2，x3。。。。xa，合称输入矢量X(t)。
同样，存储电路的输入、输出称之为矢量P(t)和矢量Q(t)
按照结构图，我们可以列出三组方程：设tn+1，tn分别为相邻的两个离散的时间瞬间。
矢量Y(tn)是X(tn)，Q(tn)的函数，称输出方程。 矢量P(tn)是X(tn)，Q(tn)的函数，称驱动方程。 矢量Q(tn+1)是P(tn)，Q(tn)的函数，称状态方程。 本节问答题
1． 1．什么叫组合逻辑电路？ 2． 2．什么叫时序逻辑电路？
3． 3．它们在逻辑功能和电路结构上各有什么特点？
4． 4．在时序电路中，时间量tn+1，tn各是怎样定义的？描述时序电路功能需要几个方程，它们各表示什么含义？ §６.２ 触发器
在这一节中,向大家介绍一种最基本的存储电路触发器（flip-flop）。 触发器具有以下基本特点：
（１）具有两个稳定的（０和１）状态，能存储一位二进制信息；
（２）根据不同的输入，可将输出置成０或１状态；
（３）当输入信号消失后，被置成的状态能保存下来。 ６.2.1 基本ＲＳ触发器 一．电路结构及逻辑符号
在本书第三章里，我们讲了各种门电路，若把两个反相器按照a图的形式连接起来，可以看出，A点和B点信号是反相的，而A点和C点始终保持同一电平。这样，可以把A，C视为同一点（下面的b图和c图）。在C图中，A，B两点始终反相，而且电路状态稳定，在没有外界干扰或者触发的状态下，电路能够保持稳定的输出。(这一
点,大家可以稍作分析即可得知)。d图是c图的习惯画法。将D图加
上触发端，就构成了基本RS触发器。
下面a图示出了基本RS触发器的逻辑图和符号。它由两个与非门交叉耦合组成，有两输入端（触发端）A和B。基本RS触发器有两个稳定的状态：一个是Q=1，Q=0的1状态（Q，Q 分别表示触发器的同相和反相输出端，如果Q端输出为1，则称触发器为1状态，如果Q端输出为0，则称触发器为0状态），另一个是Q=0，Q=1的0状态。正常工作时，Q和Q是一对互补的输出状态。两个输入端A，B中，使Q=1的输入端称置位端（Set），使Q=0的端称复位端（Reset），上图的A端和S非端（S）称置位端，B端和R非端（R）称复位端，上面设计的R-S触发器用的是与非门，有效触发器输入端所有可能出现的信号和相应的输出端的状态列成一个表，称为触发器的特性表或菜单，其表如下：（表6.2.1） R S QN QN＋1 说明 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 不允许 不满足约束条件 1 不允许 不满足约束条件 0 0 置0 1 0 置0 0 1 置1 1 1 置1 0 0 保持原态 1 1 保持原态 表6.2.1 列出了与非门组成的基本RS触发器输入R、S，现态Qn和
次态 Qn＋1关系的菜单。 由表可以看出：
⑴基本RS触发器具有保持功能, (R=1, S=1)；
⑵当 R=0(S=1)时，触发器具有置０功能，将R端称为复位端，低电
平有效；
⑶当S=0(R=1)时，触发器具有置１功能，将S端称为置位端，低电平有效；
⑷由与非门组成的基本ＲＳ触发器输入低电平有效。
⑸Qn , Qn＋1表示前后两个离散时间触发器的状态，上标n和n+1均表示前后两个离散的时间.
注意:当R, S端均为0时，由于基本RS触发器在触发器正常工作时，不允许出现R和S同时为0的情况，规定了约束方程S＋R=1（6.2.1）.触发器正常工作时，S和R应满足这一约束方程，使其成立。
二．基本ＲＳ触发器的动作特点
丶在输入信号的全部作用时间内,都直接控制和改变输出端的状态。
例6.2.1 对用与非门构成的基本RS触发器，试根据给定的输入信号
波形对应画出输出波形。
在开始画波形图的时候最好将输入波形的前后沿均用虚线描出，然后在虚线所分割的每一个区间内分析相对应的输出波形。 基本ＲＳ触发器缺点：缺乏统一协调,抗干扰能力差 ６.2.2 门控RS触发器和D锁存器
在数字系统中，往往会含有多个触发器，为了使系统协调工作，引入一个控制信号。系统的这个控制信号通常叫做时钟信号。 一．门控ＲＳ触发器
⑴门控ＲＳ触发器的电路结构及逻辑符号(逻辑符号应用国标,见书
P165图6.2.3)
与非门构成的门控RS触发器是在基本RS 触发器的基础上加上门控电路。右图是它的逻辑符号。显而易见，门控RS触发器输入电平为高电平有效,E
为使能信号。
⑵门控RS触发器菜单（*号表示任意状态）
例：试根据给出的E，R，S画出门控RS触发器的输出波形。 二．Ｄ锁存器
⑴电路结构及逻辑符号
从分析门控RS触发器菜单我们可以得知，RS触发器正常工作时其R、S输入端信号不允许出现RS均为1的状态,为此在R、S之间接一个反相器，就可以避免这种现象出现,此时用一个输入信号就可以同
时控制R，S两个输入端，这种改进的门控RS触发器称做D锁存器。其中D是输入端。E是使能端，右图是它的逻辑符号。(应以国标逻辑符号为准,见书P166图6.2.5)
⑵工作原理
A．当E=0时：控制门被封锁，触发器保持原态不变。Ｑn＋1=Ｑn
（E=0时）
B．当E=1时：控制门开启，Ｑn＋1=D（E=1时）
由于D锁存器只有一个输入信号，解决了RS触发器输入信号间有约束的问题。
下面是D锁存器的菜单。
E D Qn＋1 0 * Qn 1 0 0 1 1 1 例6.2.3：试根据给定的E 和D的波形，对应画出D触发器输出Q的
波形。
三．门控触发器的动作特点
通过对以上门控RS触发器和D锁存器的分析可以看出：
⑴在E的有效期间, 输入信号控制和改变输出状态；在E处于无效期间，触发器锁存了E有效期结束瞬间的状态，并保持不变； 缺点：若输入信号在E有效期闲多次变化，则输出也将随之多次变化。(我们希望在一个CP脉冲期间只变化一次) ６.２.３主从型触发器
由于门控触发器在E有效期间，输出状态会随输入信号的改变而多次变化。如下图，门控D触发器在E有效期间，Q输出有多次翻转。 有时为了便于控制，希望每来一个控制信号，触发器的状态最多翻转一次。主从型触发器具有这种特点，其控制信号称为时钟信号，用CP表示。
一．主从型ＲＳ触发器
⑴电路结构及逻辑符号
主从型ＲＳ触发器由两个结构相同的门控ＲＳ触发器组成，分别称为主触发器（左）和从触发器（右）。主和从触发器分别由两个相位相反的时钟信号CP，CP‘控制。 ⑵工作原理
当CP=1时,主触发器工作,接收输入信号,从触发器由于CP’=0不工作而保持原态不变；当CP下降沿(由1变为0)到来时,主触发器不工作,保持下降沿到来时那一刻的状态不变,从触发器工作,接收主触发器的信号,由于主触发器的输出状态保持不变,因而实现了在一个CP脉冲期间输出状态只变化一次。
由于输入是基本RS触发器，所以触发器的输入端R和S间仍存在约束。
二．主从型ＪＫ触发器
⑴电路结构及逻辑符号(P169)
主从型JK触发器是在主从型RS触发器的基础上加上适当连线构成，它将从触发器的输出Q和Q分别接回至主触发器接收门的输入端（上图的红线和蓝线），输入信号命名S1改为J和R1改为K。 ⑵工作原理
分析上述电路可知,当J、K分别为0、0,0、1和1、0时,其功能与SR触发器相同,分别是保持、置0和置1,这里着重分析当J=K=1时的功能(SR触发器此状态不允许,有约束方程SR=0),分别分析当Q=0和Q=1时的工作情况。
由分析可知,若Qn=0,则Qn+!=1, 若Qn=1,则Qn+!=0,因此JK触发器当J、K均为1时,电路具有翻转功能,即Q
主从JK触发器菜单（CP有效期间）
n+!=
nQ=。
J 0 0 0 0 1 1 1 1 K QN QN＋1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 0 0 1 1 1 0
说明 保持 保持 置0 置0 置1 置1 翻转 翻转
例6.2.4 试根据给定的CP，J，K的波形，画出主从型JK触发器输
出Q的波形。设触发器的初始状态Q=0。
三．主从型触发器的动作特点
通过以上对主从型RS,JK触发器工作原理的分析，可以看出： ⑴触发器的动作分两步进行，在CP=1期间,主触发器接收输入信号，从触发器即输出保持原状态不变;当CP下降沿到来时，主触发器保持, 从触发器接收主触发器保持的CP下降沿到来时输出信号,从而实现了在一个CP期间输出Q只变化一次。一
⑵主触发器本身是一个门控RS触发器，所以在CP=1的整个期间，输入信号都将对主触发器起作用。对于主从JK触发器，若在CP=1，输入信号的状态发生多次变化可能导致触发器输出逻辑错误。 ６.２.４ 边沿触发型触发器 什么是边沿触发器：
前面讲过，门控触发器在整个E信号有效期间均可发生翻转，这种类型的触发器称为电平触发器，电平触发器的结果是在E有效期间允许多次翻转，见上节。
为了增强触发器的可靠性和提高抗干扰能力，希望触发器的状态变化仅仅取决于时钟信号触发沿到来时输入信号的状态，即电路翻转时刻仅仅控制在触发脉冲的上升或者下降的边沿，这类触发器叫边沿触发型触发器。由于边沿触发器在没有触发信号时保持不变，而触发时间又非常短，所以，边沿触发器有比较高的可靠性和提高抗干扰能力。
下图为电平触发和边沿触发的触发信号波形。
本节介绍维持一阻塞型触发器，它是一种时钟上升沿触发的边沿
触发型触发器。 一．电路结构
上图示出了由六个与非门构成的维持一阻塞型D触发器的逻辑图。其中最右面的两个是用与非门构成的基本RS触发器。Ｄ是输入端。 二．工作原理
⑴当CP=0时，CP信号关闭了下图之间的两个与非门，使其输出为1，基本RS触发器的输入是低电平触发，所以RS触发器的输出保持原态不变。
⑵当ＣＰ上升沿到来且D=1时：各点电平如下，触发器置1。 ⑶当ＣＰ上升沿到来且D=0时：各点电平如下，触发器置0。
三．具有异步复位、置位功能和多输入端的维持阻塞D触发器
异步复位是指无论是在CP=1或是在CP=0期间，只要异步复位端=0都立即能将触发器复位（触发器输出Q=0），且当RD=0信号撤消后，触发器仍能保持”0“状态，直到下一个CP有效的边沿到来时为止；同样SD=0具有异步置位（触发器输出Q=1）功能。下图就是具有异步置位/复位端的维持阻塞D触发器。RD称异步复位端，SD称异步置位端。
四．边沿触发型触发器的动作特点
从以上分析看出，边沿触发型触发器的次态仅取决于CP触发沿到达时输入信号的逻辑状态。为了使触发器可靠工作，输入信号应先于CP触发沿一个时间建立稳定的值，这段时间称为建立时间；并在CP触发沿过后，需维持一段时间再撤除，这段时间称为保持时间。 例６.2.6a
边沿触发型D触发器如下图所示。分析电路功能并根据给定的波形。对应画出输出Q 的波形。设初态 Q=0。
RD例６.2.6b 边沿触发型JK触发器如下图所示。分析电路功能并根据给定的波形。对应画出输出Q 的波形。设初态 Q=0。(下图标识后沿触发有误,前两项说明可能不确切)
例6.2.9 触发器电路如图所示，分析电路功能，井根据给定的输入波形画出输出Q的波形，设触发器初始状态均为０。
FFO FF1
解：图中FF0是CP下降沿触发的边沿JK触发器，FF1是A信号上升沿触发的边沿D触发器，RD是异步复位信号，低电平有效。相应波形如图所示。(下图中第三行CP应为Q0, 第四行CP应为Q1) 分析：在给定的A信号的七个脉冲中，有四个上升沿使FF1置0，两个上升沿使FF1置1。第一个上升沿没有用。CP只有两个下降沿，因为FF0的J=K=1，接成翻转触发器，所以CP的下降沿使FF0翻转两次均是从0到1，FF0的从1到0是异步复位。
不同结构触发器动作特点
６.２.６ 触发器的逻辑功能及其描述方法 一．触发器的逻辑功能及其描述方法
前面我们向大家介绍了各种触发器,现在大致给它们分一下类. 按触发器的结构分类：有基本RS触发器、门控(RS) 触发器、主从型
触发器和边沿型触发器。
按触发器的功能分类：可将触发器分成RS触发器、D触发器、JK触发器和T触发器。常用的几种触发器见下图 (下图中维持-阻塞触发器也属边沿触发器)
另外，我们还向大家介绍了表示触发器逻辑功能的一些描述方法，如菜单（特性表），波形图等。本节还要介绍用特性方程，状态图来表示触发器，并且对他们之间的对应关系进行讨论。
触发器电路的现态指触发器在输入信号作用前的状态。往往用Qn表示；触发器电路的次态指触发器在输入信号作用(和电路现态共同作用)后的状态,用Qn＋1表示。
触发器的逻辑功能是指电路次态Qn＋1和输入信号及现态Qn之间在稳态下的逻辑关系，可以用菜单，特性方程,状态图（又称状态转换图）以及波形图一等方法来描述。按照逻辑功能的不同，一般把触发器分成RS，JK，D和T四种类型。 ⑴RS触发器
R S Qn+1 说明 0 0 Qn 保持 0 1 1 置1 1 0 0 置0 1 1 * 不定
把符合上面菜单逻辑关系的触发器叫RS触发器，它具有置０、置１和保持功能。
根据菜单，我们可以画出卡诺图，化简后，即可得到特性方程。
特性方程 Qn＋1=Sn + RnQn
SR=0（约束方程）
下面向大家介绍一种新的描述触发器逻辑状态的方法 ———状态图。用圆圈分别表示触发器的每一个状态，圆圈中间写上是0还是1状态，用箭头表示状态转换的方向，箭头旁的注明表示实现该状态转换相应的条件。如RS触发器的状态图可以画成下面的方式：
⑵JK触发器
J K Qn＋1 说明 0 0 Qn 保持 0 1 0 置0 1 0 1 置1 1 1 Qn 非 翻转
把符合表中逻辑关系的触发器叫JK触发器，它具有置０、置１、保持和计数翻转功能。
⑶D触发器 D Qn+1 0 0 1 1 说明 置0 置1 把符合表中逻辑关系的触发器叫D触发器，它具有置０、置１。 ⑷T触发器：把JK触发器两个输入端并接成一个输入端，就构成了T触发器。是它的逻辑符号。它具有保持和翻转功能。
Q
n＋1
nnn QQK=J+ Q= J+ JQn = J⊕Qn = T⊕Qn(取T=J=输入端)
T 0 1 Qn+1 Qn Qn 说明 保持 翻转 二．触发器电路结构和逻辑功能的关系
触发器电路结构和逻辑功能是两个不同的概念，结构形式不同的触发器，不仅电路组成、工作原理不同，而且它们在状态转换时动作特点也不同。基本RS触发器，门控RS触发器。主从结构触发器、边沿触发器都是按结构形式不同而分的触发器。按照逻辑功能的不同，一般把触发器分成RS，JK，D，T四种类型。
同一种电路结构形式可以构成不同功能的触发器，而同一种逻辑功能的触发器又可以用不同的电路结构来实现。 例如：用JK触发器完成D触发器的功能。 解： D触发器的特性方程为 Qn＋1= D
JK触发器的特性方程为 Qn＋1= Jn Q + KnQn ，当Kn =Jn 时， Qn＋1= Jn Q + Kn Qn = Jn Q + JnQn = Jn，取J=D即得到D触发器,电路图如下：
6.2.7 触发器的选择与使用 一．触发器的选择
⑴基本RS触发器结构简单，搭接容易，在不需要时钟脉冲控制翻转
nnn的情况下，多用于电平锁存，如消除波形抖动电路、开关设定电路、整形电路，一位数据锁存电路等；
⑵门控触发器结构简单，价格便宜，存储信号有时钟控制，适用于多位数据锁存，但不能用于移位寄存器和计数器；
⒊主从结构的JK触发器要求在CP=1期间，J,K信号不要改变，适用于计数器，也可用作寄存器、移位寄存器等；
⑷边沿触发器的次态仅取决于CP触发沿到达瞬间输人信号的状态，信号仅要求在建立和保持时间稳定，故输入信号在高低电平期间不够稳定或易受干扰的情况下，选用边沿触发器较为合适，适用于寄存器，移位寄存器，计数器等。 二．触发器应用举例 ⑴构成分频电路
所谓分频器就是通过该电路使得单位时间内脉冲次数减少,亦即脉冲频率降低,能够使频率降低一半的电路称之为二分频器, 能够使频率降低四分之一的电路称之为四分频器，依次类推。
例：分析下面电路，判断其功能。设触发器的初始状态均为0。 解：D触发器的特性方程是Qn＋1=D，当把D和Q非连接起来，方程就变成了Qn＋1=Q，
具有翻转功能,即每输入一个脉冲，触发器翻转一次，每翻转两次，触发器的输出端可以得到一个完整的矩形波，而触发器翻转两次所用的前沿脉冲来自CP的两个矩形波。所以，一个T触发器完成了二分频电路，用其输出再去触发另一个T触发器（又是一个二分频），这样，就完成了信号的四分频。该触发器是前沿触发方式。 (2)构成顺序脉冲发生电路(见书P182-183)
n试问：下图的分频器有什么特点？ 6．3 时序电路的一般分析方法
时序电路的分析就是从逻辑图求出给定时序电路的功能，一般用状态表(又称状态转换表)或状态图来表示。在6.1节中，已经介绍了描述时序电路逻辑功能需用驱动方程、输出方程和状态方程。驱动方
程就是存储电路(触发器)输入函数的表达式，输出方程就是时序电路输出函数的表达式，状态方程就是反映触发器次态与现态及输入关系的表达式，它是将触发器的驱动方程代人特性方程得到的。
根据组成时序电路的各个触发器在CP信号作用下是否同时动作将时序电路分为同步和异步两种类型：同步时序电路是指组成时序电路的各个触发器在同一CP信号作用下同时动作，而异步时序电路是指组成时序电路的各个触发器并不在同一个时钟信号下动作。
一．同步时序电路的一般分析方法
⑴分析方法
因为是同步时序电路，各个触发器的动作受同一个ＣＰ的控制，分析过程中不必单独考虑每个触发器的时钟条件。分析同步时序电路的逻辑功能，一般按以下步骤进行： ⑵分析举例：
例6.3.2 分析下面的逻辑电路,写出方程式,列出状态表,画出波形图并说明电路功能.
①写出输入端的表达式(称之为驱动方程)
J0=K0=1 J1=K1=Q0
②写出JK触发器的特性方程并将驱动方程代入，化简后得到状态方程
Q0n＋1=J0Q0+ K0Qn0 = 1Q0* + 0Qn0 = Q0
Q
③即状态方程是：
n＋11
nnnnnnn nQnQK=J11+1Q1= Q01+ Q0Q1n = Q0n⊕Q1n
nQ0n＋1= Q0n
Q1n＋1= Q0n⊕Q1n
④列出状态真值表 ⑤画出状态图 ------------------------------------------------------┘ ⑥说明功能：四进制加法计数器
例6.3.1 分析图６.3.2电路的逻辑功能，写出方程式、列出状态
表、画出状态图，说明功能。 (下图有误,两个均为异或门) 我们将图稍微换一下画法：
可以看到，D0是典型的用D触发器连接成的T翻转触发器，稍加分析即可得知，D1的Q端事实上是以反相的方式接到D端，那就是说，D1仍然是用D触发器连接成的T翻转触发器，是一个受控的T 触发器(欠准确,应为Q1、Q0与X共同决定)。X端为控制信号输入。 ①.X=1时，我们有如下等效电路：
写出相应的驱动方程，状态方程，
驱动方程: D0=Q0, D1=Q1⊕Q0⊕X=Q1⊙Q0
状态方程: Q0n＋1=D0n=Q0, Q1n＋1=D1n=Q1n⊕Q0n⊕X=Q1n⊙Q0n
n②．X=0时，我们有如下等效电路：(X=0时,下左图中第二个异门不应等效为反相器)
写出相应的驱动方程，状态方程，
驱动方程: D0=Q0, D1=Q1⊕Q0⊕X=Q1⊕Q0 状态方程: Q0
n＋1
nQ0=D=, Q1n＋1=D1n=Q1n⊕Q0n⊕X=Q1n⊕Q0n n0
③．综合上面两种情况，列出状态图。 ④．画出状态图
二．异步时序电路的一般分析方法
用触发器构成的异步时序电路其各个触发器的时钟信号不是源于同一个,因此在分析异步电路时,必须考虑各触发器更新时的触发条件.分析步骤如下:
异步时序电路分析步骤与同步时序电路基本相同,仅多时钟方程。 例(例6.3.3) 分析下面的逻辑电路,写出方程式,列出状态表,画出波形图并说明电路功能.
解：将接“1”端淡化后，可以看到，这是一个比较典型的异步触发的时序电路。下面我们按照步骤一步步进行分析。 ①写出驱动方程，时钟方程。
J0=K0=1 J1=K1=1 J2=K2=1 CP0=CP CP1=Q0 CP2=Q1
②写出JK触发器的特性方程并将驱动方程代入，化简后得到状态方程
n＋10n＋11n＋12
nnnnnKQQQ0000= J0+ Q0 = 1+ 0Q0 =
nnnnnKQQQ1111= J1+ Q1 = 1+ 0Q1 = n nnn n KQQQ2= J22+ Q2= 12+ 0Q1= 2
Q
③即状态方程是：
Q
n＋10
nQ0=
Q1
n＋1
nnn＋1 QQ= 2 = 1 Q2
④列出状态真值表 ⑤画出状态图
⑥说明功能：异步八进制加法计数器（或异步三位二进制加法计数器）。
⑦分析计数器的逻辑功能也可用波形分析法。在电路中，若CP的波形是频率固定的重复矩形脉冲，如下图中的CP。根据三个JK触发器的状态方程和CP条件可知，FF0触发器状态翻转发生在CP下降沿到来瞬间，FF1触发器状态翻转发生在Q0由1变0的瞬间，FF2触发器状态翻转发生在Q1由1变0的瞬间，可分别画出Q0，Q1，Q2的波形图。 二进制计数器是“逢二进一”，每当本位由1变0时，向高位进位，高位亦应翻转。
6．4 常见的时序逻辑电路 ６.4.1 寄存器
存放二进制数据、信息的电路我们称寄存器。一个触发器可以存储一位二进制代码，N个触发器组成的寄存器可以存放N位二进制代
码。它常用于数字系统和数字计算机中。
一．电路结构
图６.4.1是由D触发器组成的四位寄存器的逻辑图。它有四个数码输入端D3 D2 D1 D0，一个异步复位端R（高电平有效），一个送数控制端CP。 二．工作原理
控制端和复位端均接在一起，所以当R端出现高电平时，所有D触发器异步复位。除去CP和R的连线，我们可以看到，四个D触发器是独立的，当CP脉冲前沿时，根据Qn＋1=D，
将各个D端的数据存入寄存器。(下图缺CP和RD输入连线,见书
P188 图6.4.1)
三．简化等效电路：
将所有电路集中在一个方框内，方框外标上各个输入，输出及控制电路，就构成了简化的方框图,上例简化如下。
我们可以利用简化等效电路的方法，将一个复杂电路看作一个黑箱，在分析设计时，我们只注意它的输出和输入部分，这样，对深入了解电路的功能起到良好的作用。 ６.4.2 移位寄存器
分析上面的寄存器我们可以得知，仅在一个CP脉冲的作用下，就可以将若干位数据存入，上面寄存器是四位的，我们可以很方便的将其扩成8位，16位乃至更多。这种寄存器的每一位触发器是相对独立的，我们称之为并行寄存器。
下面向同学们介绍一种用移位的方式来存储数据的寄存器，称移位寄存器。它不仅可以用来存储代码，还能在移位脉冲作用下将寄存器内部的二进制数据顺次向左移动或者向右移动（左移，右移），也还可用来实现数据的串、并行转换和处理等。 一．单向移位寄存器
⑴电路结构：将寄存器中各个触发器的输出依次与后一级触发器的输
入连接，就构成了移位寄存器。 并 行 输 出 ⑵工作原理
初始异步复位后各个触发器输出为0。以后每一个CP，数据右移一次，四个CP后，串行输入完毕。设有二进制数据1101，分析每一个CP下各Q的输出。“①”为输入数的个位数。
CP个数 Q0 Q1 Q2 Q3 1 ① 0 0 0 2 0 ① 0 0 3 4 1 0 ① 0 1 1 0 ①
(下图CP、R连线末标出)
⑶用JK 触发器构成的右移寄存器；
从下面的表达式中我们可以看到，将J,K端反相接在一起，就可以将JK触发器当做D触发器使用。所以，图6.4.3 JK触发器构成的移位寄存器和图6.4.2的D触发器功能是一样的。
JK触发器特性方程 D触发器特性方程
⑷问题？能否用RS触发器完成D触发器的功能，答案是肯定的。 下面向大家介绍一种用RS触发器设计的寄存器。
二．双向移位寄存器
双向移位寄存器：在移位信号的作用下，寄存器不但可以使数据右移，而且还可以便数据左移的寄存器。这种寄存器往往还具有数据并行输入功能。
⑴电路结构
下图是双向移位寄存器73LS194的逻辑图。
该寄存器由四个RS触发器和各自的输入控制电路组成。CP和R分别
是控制脉冲及异步
复位信号。功能选择信号S1，S2以及相应的四个反相器构成左移/右移/并行输入及保持功能选择。 ⑵工作原理
该双向移位寄存器可以实现数据双向（左移或右移）移位和并行输入。因此，用它可达到数据串行输入一并行输出、并行输入一串行输出、串行输入一串行输出和并行输入一并行输出等各种目的。 ①当功能选择信号S1=0，S0=0时，简化图如下：
图中打叉“╳”的门表示该门被封，可以看到，左移输入，右移输入，并行输入端全被封。所以电路只能是保持状态。 ②当功能选择信号S1=1，S0=0时，简化图如下：
可以看到，右移输入，并行输入，并行输出端全被封。所以电路是左移输入状态。
③当功能选择信号S1=0，S=1时，简化图如下：
可以看到，左移输入，并行输入，并行输出端全被封。所以电路是右移输入状态。
④当功能选择信号S1=1，S=1时，简化图如下：(略)
可以看到，左移输入，右移输入，并行输出端全被封。所以电路是并行输入状态。
74LS194双向移位寄存器的菜单如表６．４．１所示。
例6.4.1 试用两片双向移位寄存器74LS194构成八位双向移位寄存器。
解：每一个74LS194有左移输入，右移输入端各一个，并入端四个，并出端四个，最右最左触发器的Q端就是串行左移输出端和串行右移输出端。用两片双向移位寄存器74LS194构成八位双向移位寄存器时，接法应该如下图。
当然，最后完成电路时应该加上控制电路和CP。S1,S0, RD和CP均并接。
６.4.3 计数器
一．计数器的特点和分类
能够累计输入脉冲个数的数字电路称为计数器，它含有若干个触
发器。并按预定顺序改变各触发器的状态，是应用较广泛的时序电路。 计数器的分类：
按照各个触发器状态翻转的时间,可分为同步和异步计数
器；
按照计数过程中数字的增减规律：可分为加法、减法和可
逆计数器；
按照计数器的循环长度：可分为二进制和Ｎ进制计数器。
二．同步二进制加法计数器
二进制加法计数器的特点:某一位翻转,其后面各位必须全部为
1,再耒一个CP时翻转.
用JK触发器构成的四位同步二进制加法计数器电路如图6.4.7所示，４个JK触发器均接成了T触发器。当T=0时，触发器状态保持，当T=1时，触发器状态翻转。 我们把图6.4.7简化如下
从波形图中可以看出，Q0为翻转触发器输出，所以每个CP下降沿翻转一次，是一个二分频电路（也叫除二电路），第二个触发器也是
除二电路，第三个触发器事实上也是除二电路，但它要在Q0，Q1同时从1到0时翻转，（比如数字0011到0100，第1,2两位从1变到0，第三位从0到1）。依次类推，第四个触发器为除二电路，但它要在Q0，Q1，Q2同时从1到0时翻转，（从数字0111到1000）。 所以我们有驱动方程：T0=1 T1=Q0 T2=Q1Q0 T3=Q2Q1Q0
试将波形图旋转90度，并用1代表高电平，0代表低电平，做出如下图形：
保留数字，去掉波形图，就得到表6.4.2的状态表
三.中规模集成二进制计数器简介“ 1．二进制加法计数器74LS161
①置数控制端LD：
当LD=0且无复位信号时，可以从输入端输入一个任意数并保持在芯片中,以后计数将从此数开始,此数称为预置数。如输入数1001，计数器将按下面的方式循环：
②工作状态控制端EP和ET：
当无预置数且无异步复位时，若ET=0，则电路保持原态且无进位，当ET=1时，若EP=0，则电路保持原态且有进位，若EP=1，电路为计数状态。表６.4.3为74LS161的菜单。 CP RD LD EP WT 工作状态 * 0 * * * 置0 ↑ 1 0 * * 预置数 * * 1 1 0 1 1 1 * 0 ↑ 1 1 1 1 保持 保持（C=0） 计数
2．四位二进制同步可逆计数器74LS191
可逆计数器是可以进行加法计数也可以进行减法计数的计数器。同步二进制可逆计数器74LS191的逻辑图如图６．４．１１所示。 图中U/D为“加／减控制信号”:当U/D=0时，实现二进制加法计数功能；U/D=1时，做减法。S为为计数允许控制端。下面是74LS191的状态图和菜单。
CP S LD U/D 工作状态 * 1 1 * 保持 * * 0 * 预置数 ↑ 0 1 0 加法计数 ↑ 0 1 1 减法计数 (箭箭
状态图:(箭头应可逆) 四．同步十进制加法计数器 ⑴电路结构和工作原理
由JK触发器构成的同步十进制加法计数器如图6.4.13所示。 仿照上例将JK画成T触发器的形式：
①写出驱动方程，时钟方程。
J0=K0=1 J1=K1=Q3Q0 J2=K2= Q1Q0 J3=K3=Q2Q1Q0 +Q3Q0
②写出JK触发器的特性方程并将驱动方程代入，化简后得到状态方程
Q0n＋1= Q0 QQQ
n＋11n＋12n＋13
nnnnnQnQQ33=Q01+ Q0Q1n
n= Q1Q0Q2+ Q1Q0Q2n
n
n
nnnnnnnnQQQQQQ0Q3n 32103=(Q2Q1Q0 + QQ)+
n
n
n
nn
30
C= Q3Q0
③列出状态真值表
比较一下可以得知，表6.4.5和表6.4.2是一样的，而后者是二进制计数器。波形图如下：
(下图实为四位二进制波形图)
⑤画出状态图
从状态图中我们可以看到，十进制计数器和二进制计数器的区别是：二进制计数器有十六个有效状态，而十进制计数器只有十个有效状态，上图中标绿色的圆圈就是无效状态。正常循环不包括无效状态，但在电路刚加电运行时，电路最初进入的状态是随机的，即有可能进入无效状态，我们在以后设计中，应该保证电路不进入无效状态或者假如进入无效状态后在很少的几个周期后即可进入有效循环，以后的课程里我们继续学习这方面的知识。 五．中规模集成十进制计数器简介
⑴十进制加法计数器74LS160
74LS160的方框图和菜单同74LS161，见下图。 状态表：
CP RD LD EP WT 工作状态 * 0 * * * 置0 ↑ 1 0 * * 预置数 * 1 1 0 1 保持 * 1 1 * 0 保持（C=0） ↑ 1 1 1 1 计数
⑵十进制可逆计数器74LS190
74LS190的逻辑图和菜单同74LS191。 状态表：
CP S LD U/D 工作状态 * 1 1 * 保持 * * 0 * 预置数 ↑ 0 1 0 加法计数 ↑ 0 1 1 减法计数 状态图：(箭头应可逆)
六．中规模集成计数器的应用
目前生产的同步计数器芯片基本上分为二进制和十进制两种。而在实际的数字系统中，经常需要其它任意进制的计数器，如一百进制，六十进制，十二进制，七进制等。我们可以采用计数器级联，置数法，复位法(本书略)等方法来设计任意进制： ⑴计数器的级联应用:级联法
将两片或两片以上计数器按照一定方法前后串联起来就可以构成远大于单一芯片进制的其它进制。如用两片74LS160（十进制计数器）级联就可以构成一百进制计数器，如图所示。
图中芯片A的工作状态控制端EP和ET接高电平，它始终处于计数状态；A片的进位输出C接到高位片B的EP和ET。只有当低位片计数至9（二进制1001）时，C=1，在下一个CP脉冲到来时，高位片B行计数；低位片处于其它状态时，高位片不动作。 ⑵置数法构成任意进制计数器:置位法构成N进制计数器
级联法用于大的进位计数制，对于小于单个芯片允许的计数制，我们可采用置数法构成任意进制计数器，该方法需要计数器具有置数功能。
使用置数法要求：
①．满足公式M>N，其中M是集成计数器能够达到的最大进制值，N是要实现的进制值。
②．设定编码：一个M进制集成计数器有其固定的二进制数的编码顺序。如十进制计数器74LS160的编码是：0000，0001，0010，0011，0100，0101，0110，0111，1000，1001。如果用74LS160 构成一个六进制现计数器，我们可以选择0000到0101这六个状态进行编码，也可以用0001到0110这六个状态进行编码，﹍﹍。即M进制计数器有M个状态S0,S1,S2…………SN-2,SN-1:,设计者应需要从若干个编码方案中进行选择。
③．要求电路在设定的N个状态中间循环：若用M进制计数器实现从某状态开始计数到另一状态结束的N进制计数功能，就应该设法使计数器计到预定状态之后，产生一个置数信号并在下一个时钟到来时，计数器置成初状态，然后从初状态再重新开始计数。
例6.4.3 试用十进制加法计数器74LS160实现六进制计数功能，
完成下面的状态图。
解：根据要求，应使计数器计数到Q3Q2Q1Q0=0111时，异步置数使Q3Q2Q1Q0=0010.
我们设计了下面的电路:
当计数器运行到0111时，预置数控制端LD有效，预置数0010进入内部JK触发器的输入端，下一个CP时，Q输出端出现0010，开始又
一次循环。
例6.4.4 试用四位二进制加法计数器74LS161实现十二进制计数功能。完成如下循环。
解:根据例６.4.3的分析方法，十二进制加法计数器连线见图６6.4.24所示。
七.移位寄存器型计数器
⑴构成环形计数器
用D触发器构成的四位环形计数器，如图6.4.25所示。由图可以写出触发器的状态方程：
电路中有四个触发器，它可以有十六种状态，共组成六个循环，
只有其中一个是有效循环，其它均为无效循环，相应的十二个状态称为无效状态。
假如由于某种原因，触发器的状态误进入十二种无效状态中的任意一个，寄存器将在各自的循环中改变状态。不会进入有效循环。该电路称为不能自启动。（比如电路进入1100状态，就会在1100→0110→0011→1001中循环下去，不会进入1000→0100→0010→0001的有效循环）。设计计数器，应该当电路由于某种原因进入无效状态时，都能在ＣＰ脉冲的作用下，自动进入有效循环。
我们将图6.4.25电路加上了反馈逻辑电路,使得计数器完成了自启动,见图6.4.27.
状态图如下:
⑵构成扭环形计数器
将环型计数器的最后一级输出Q端改成Q非端，即构成扭环计数器（约翰逊计数器）,用D触发器构成的四位扭环形计数器见图6.4.29所示。由图可以写出触发器的状态方程：
由状态图可以看出，该计数器不能自启动。图６.4.31示出了能自启动的扭环形计数器，图6.4.32是它的状态图。
在常见的时序电路一节里,向大家介绍了寄存器,触发器,计数器的分析方法,及常用集成芯片的应用。
６.5 脉冲波形的产主和整形
从触发器和时序电路的讨论可以看出，要使电路正常。协调地工作，必须给一个一定频率和幅度的时钟脉冲。在数字电路中，大量使用的是矩形脉冲。获取矩形脉冲的方法有两种：一是利用多谐振荡器直接产生所需要的矩形脉冲，另一种是把已有的其它形式的波形经过整形电路转换成所需要的矩形脉冲。 ６.５.１ 概述
一．矩形脉冲的性能参数
图6.5.1 是一个矩形波脉冲，为了定量描述其性能，这里介绍几个参数：
⑴脉冲周期T：指在周期性重复的脉冲信号中，两个相邻脉冲对应点之间的时间间隔。
⑵振荡频率f：指单位时间内脉冲信号的重复次数，用f表示。周期T和频率f互为倒数。
⑶脉冲幅度UM：是指脉冲信号的高电平和低电平之差。 ⑷脉冲宽度tw： 对正脉冲而言，脉冲宽度是指脉冲信号从前沿的0.5Um
起，到脉冲信号后沿的0.5Um止的时间段，称为“平均脉宽”。
⑸上升时间tr：上升时间是指从脉冲信号上升沿的0.1Um起，上升到
0.9Um止的时间段。
⑹下降时间tf:：指从脉冲信号下降沿的0.9Um起，下降到0.1Um止的
时间段。
二．单稳态触发器
我们在分析触发器时曾经举过这样一个例子，两个反相器头尾相连可以构成一个双稳态电路，加上触发端称之为RS触发器，见下右图，如果我们把两个反相器的耦合方式改一下，形成左图的方式。(下面右图第一个门电路应为或非门)
分析此电路，正常状态（称稳态）时，3端必为低电平，则1端为高电平，2端为低电平，电容上电压=0，在没有外界影响的情况下，电路保持此状态不变。当触发端出现低电平时，2端为高电平，由于电容上电压不能突变，所以3端为高电平，1端为0，这种暂时状态保持一端时间后，由于电容C不断充电，使得3端电压逐渐降低，当3端电压低到小于门电路的开启电压时，电路翻转，回到稳态。这种电路称单稳态触发器。
单稳态触发器（单稳态触发电路）的工作性能有如下的显着特点： ⑴它具有稳态和暂稳态两个不同的工作状态。
⑵在外加触发脉冲作用下，能从稳态翻转到暂稳态。在暂稳态维持一定时间后，再自动返回稳态。
⑶暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度无关。
单稳态的这种工作特性具有广泛的用途。例如可用于整形，把宽度和幅度不规则的脉冲变换为固定宽度和固定幅度的脉冲。也可以用于定时，即给出固定时间宽度的信号。此外，还可以用于延时，给出比触发脉冲滞后一定时间的输出信号，等等。
单稳态触发器可以用门电路或集成电路。无论用哪一类器件，都需要外接电阻和电容，用RC电路的充放电过程来决定暂稳态持续时间的长短。
单稳态输出波形如下：
停留在暂稳态的时间即为输出脉冲寅度tw，它是单稳态触发器的主要参数。 三．多谐振荡器
多诣振荡器能自行产生矩形脉冲的输出，是脉冲产生（形成）电路，多谐振荡器没有外加输入信号，电路本身就可周而复始地振荡，振荡周期T是多谐振荡器的主要参数。 四．施密特触发器
我们仍然用反相器搭成了上面的电路，设反相器的开启（阀值）电压为UT，电源电压为UD，输入端A为三角波，试看上面电路的输出是什么样子。
⑴当A=0时，Y=0。当A=1时，Y=1。
⑵当A从低电平开始上升时，必须满足公式：UA*R2/（R1+R2）>UT，电路方能够翻转，输出Y=1，A继续上升，Y保持1不变。设翻转时的输入电压（转折电压）为UT+。 ⑶当A从高电平下降时，必须满足公式：UD -（UD-UA）*R2/（R1+R2） 从电压传输特性可以看出：施密特触发器输出只有高低两种电平，当输入电压从小到大和从大到小变化时，输出电平发生跳变所对应的输入电压值是不同的，把施密特触发器具有的这种特性叫滞回特性。UT-和UT+ 称为阈值电汪，两者之差称为回差电压，用△UT表示。 6.5.2 555定时器及其组成的脉冲产生和整形电路 一． 一．555定时器及其功能555定时器 555定时器是一种多用途的单片集成电路，利用它可以方便地构成施密特触发器、单稳态触发器和多谐振荡器等。 1．555定时器的电路结构 555定时器由三部分组成： ①电阻分压器和电压比较器 电阻分压器是由三个等值的电阻R(5KΩ)串联构成，为电压比较器C1和C2提供参考电压。电压比较器是一个开环工作的运算放大器，其电压增益趋于无穷大，所以，其输入端的一个非常小的电压，输出端就可以产生一个接近电源电压的高电平信号或者是接近于0电压的低电平信号。图中，当TM电压稍大于UCC*2/3，uc1即输出低电平，当TM电压稍小于UCC*2/3，uc1即输出高电平，TR端亦具有同样的情况。 ②基本Ｒｓ触发器 基本RS触发器由两个与非门组成，比较器C1和2的输出是RS触 发器的两个输入。 ③放电三极管 放电三极管形成放电开关，当其基极电位为逻辑０时，该管截止；基极电位为逻辑１时，该管导通。 2．555定时器功能端简介 555集成定时器有八个引脚，其功能分别为：(Ui2输入端应为TR) ①Ucc(8)：电源端，接正电源； ②Uss(1)：接地端； ③TH(6) ：阈值端，它是C1的输入端。 ④TR(2) ：触发端，它是C2的输入端. ⑤Rd(4) ：异步复位端。 ⑥Td(7) ：放电端。 ⑦CO(5) ：控制电压端。当接外加电压时，可改变“阈值”和“触发”端的比较电平。 ⑧OUT(3)：输出端。 3．工作原理(分四种状态分析) 二．用555定时器构成施密特触发器 1．电路结构：将TH(6脚)和/TR(2脚)相连作为信号输入端即可构成施密特触发器，图６.5.6(a)。 2．工作原理 ①当Ui由0上升至≤Ucc*1/3时，Uc1=1,Uc2=0，触发器低电平置位，Q=U0=1。 ②当Ui上升，在Ucc*1/3至Ucc*2/3之间，Uc1=1,Uc2=1，触发 器保持，Q=U0=1。 ③当Ui≥Ucc*2/3时，Uc1=1,Uc2=0，触发器低电平复位，Q=U0=0。 ④当Ui由Ucc*下降至≤Ucc*1/3时，Uc1=1,Uc2=0，触发器低电平置位，Q=U0=1。 若输入电压的波形是个三角波，则对应的输出波形如图６.5.6所 示，它是反相输出的施密特触发器。 3．电路特点: 施密特触发器具有滞回特性，即输出电压由高电平跳变为低电平时所对应的输入电压Ui和由低电平跳变为高电平所对应的输入电压Ui是不同的。 4．施密特触发器的应用 ①用于波形变换和整形 上图分别示出了不同的输入信号送到图６.5.7反相输出的施密特触发器的输入端所得到的输出矩形脉冲。可以看出：A.实现了波形转换，将非矩形的波形变成了矩形波，B.实现了波形整形，将不规则的波形变成了比较规则的波形。 ②用于脉冲鉴幅 若需要保留一定幅值的脉冲信号，只要将阈值电压Ut1和Ut2调到合适的值即可。 ③用于接口电路: 在接口电路，施密特触发器用于将输入脉冲整形。比如数字频率计，将输入的不规则周期信号经过施密特电路整形后变成边沿陡峭的矩形波送入门电路和计数器，见下图。 三．用555定时器构成单稳态触发器 1．电路结构 用555定时器构成的单稳态触发器如图所示，它是靠Ui下降沿触发的。 2．工作原理 ①当Ui=1，即没有触发脉冲到来时，无论在接通电演后的瞬间基本RS触发器是1状态还是0状态，电路都将自动稳定在Q=Uo=0 的状态。 A．假定接同电源后RS触发器Q=0，则三极管Td导通，电容上电压Uc=0，两个比较器输出均为1则RS触发器为保持状态，Q=0的状态将保持下去。 B．反之，接同电源后RS触发器Q=0，则三极管Td导通，因而电源电压Ucc便通过电阻向电容C充电。随着充电电压升高，当升至电容电压≥Ucc*2/3时，RS触发器被置0，则三极管导通，电容C经Td的集电极回路迅速放电，使RS触发器回到Q=0的状态。 由此可知，电路在接通电源后，肯定进入Q=0的状态。 ②当Ui下降沿到来时，触发单稳态工作，Uc2=0，ＲＳ触发器翻转，Q=1，三极管Td截止，电路进入暂稳状态，此时，Ucc经R向C充电， 使Uc上升。 ③当Uc充到≥Ucc*2/3时，ＲS触发器翻转，Q=0，Td导通放电，电路回到稳定状态。 电容C的充，放电回路示意图和输入输出波形如图所示。 3．脉冲宽度TW的估算：TW = 1.1*R*C 4．单稳态触发器的应用 ①用于定时控制 设输入一段模拟信号，要求从t1开始，t2结束，我们设计了如下 电路： 分析电路，可画出各点的电压波形。模拟开关受单稳电路的控制：当单稳电路输出为低电平时，开关打开，输出无信号，当单稳电路输出高电平时，开关闭合，输入信号可以输出。Tw=t2-t1，选择单稳电路的RC组件就可以设定时间。 ②用于延时 设计一个电路，使一个前沿脉冲延迟输出。设延迟时间为△t。 分析上图，画出输出电压的波形，可以看出该电路实现了延时和脉冲形成的功能。单稳态电路１起延时作用，延迟时间为△t=tw，单稳态电路２可形成输入脉宽。 四．用555定时器构成多谐振荡器 1．用施密特触发器组成的多谐振荡器： 我们尝试着分析下面给定的电路，设电容上的初始电压为0，则接通电源后Ui=0，Uo=1，于是高电平通过电阻向电容C充电，随着充电过程的进行，Ui逐渐升高，当Ui升至UT+时，电路翻转，输出Q=Uo=0，电容C放电，当Uc降至UT-时，电路再次翻转，输出高电平，C又开始充电，这样，Ui在UT+和UT-之间往复变化，输出不断高低高低变换，形成振荡。 结果，这个电路在没有外界触发的情况下，仍能输出周期变化的矩形波，我们称能够自行产生矩形波输出的器件为多谐振荡器。 下面，用555定时器构成施密特电路，再用施密特电路加上RC充放电电路来设计多谐振荡器。 2．电路结构 用555定时器构成的多谐振荡器如图所示。 3．输出波形图 振荡周期T=T1+T2=0.69（R1+2*R2）*C 6.5.3 由门电路构成的双稳态电路到多谐振荡器的演变过程 我们把两个反相器头尾相连接成了一个正反馈电路，它有两种稳定状态，称之为双稳态电路，若加上触发端就构成了RS触发器。 如果我们把两个反相器的耦合方式改一下，并且命名一个输入端A和输出端Y，在输入端串接一个电阻，就构成了施密特触发器。 施密特电路较双稳态电路多了两个电阻，所以施密特电路仍保持了双稳电路的双稳特性，但也由于电阻的存在，使得输入产生了回差，这是施密特电路独有的特性，如果把双稳电路的一条耦合支路加上RC组件，就构成了单稳态触发器。单稳态触发器。有一个稳态，一个暂态，暂态时间的长短由RC组件参数确定。(下图有误,第一个门电路应为或非门) 如果把单稳态电路的另一条耦合支路也加上RC组件，形成下面的电路(与书上略有不同,书上R是与门电路并联)。 假设在通电的瞬间，由于某种外界原因，使2端电压有微小的正跳变，就会引起雪崩式的正反馈过程，2,3端迅速变为高电平。1,4端迅速变为低电平(电容上面电压不能突变)，电路进入第一个暂稳态阶段，C1开始充电，3端电压逐渐降低，当3端电压低于反相器的开启电压时，电路发生翻转，又是一个正反馈过程，使4端为高电平，2端为低电平，C1放电，C2开始充电，又使1端电压逐渐降低，以至重复上述过程。这样2，4端始终是高低高低来回翻转，输出一个随时间变化的矩形波。我们称这种电路叫多谐振荡器。 触发端 稳态 R C 作用 双稳态电路 两个 两个 无 无 保持状态，保存数据 施密特 一个 单稳电路 一个 多谐振荡器（无稳没有 电路） 两个 有 一个 有 没有 有 无 波形变换，整形 有 定时，延时 有 信号源 本章小结 一．触发器 1.教学要求 ⑴重点掌握的内容 ①触发器的特点，现态和次态的概念。触发器逻辑功能的表示方法，包括：特性表、特性方程、状态图和波形图等。 ②触发器的四种结构形式：基本RS触发器、门控RS触发器、主从RS触发器和CMOS边沿触发器的组成、工作原理和它们在状态转换时不同的动作特点。 ③触发器在逻辑功能上的四种主要类型：RS触发器,JK,D,T触发器。它们各自的功能特点和逻辑功能的表示形式。 ⑵一般掌握的内容 ①触发器的电路结构形式(动作特点)和逻辑功能(次态与现态)的关系。四种结构的触发器逻辑功能的分析方法，它们对输入信号的不同要求，RS触发器不定状态产生的原因。 ②主从JK触发器和边沿触发器的电路组成，工作原理和工作特点。 ③常用的集成电路触发器逻辑符号、功能特点以及异步置位和复位端的作用，它们的选择与使用。 ⑶一般了解的内容 触发器的动态特性，输入信号的建立时间和保持时间、传输延迟时间以及最高时钟频率的概念。 2.触发器状态转换特点及功能 表６.2.7示出了四种结构触发器的特点。 电路类型 基本触发器 门控触发器 主从结构触边沿触发器 发器 主要逻辑功基本RS RS RS D 能类型 D D JK JK T T 状态转换功电平触发，电平触发，状态翻转分触发器状态能特点 输入信号直在输入控制两步进行：的转换发生接控制输出端D的有效CP=1时，主在CP的前后Q的状态。输期间完成基触发器接受沿的瞬间，入信号之间本RS触发器输入信号，其次态仅决有约束。 的状态转换CP下降沿定于CP前后功能。 时，将主触沿到达瞬间发器的最后输入信号的的信号传给状态。 从触发器。 触发器按功能可分成RS触发器，D触发器，JK触发器、T触发器。下表示出了四种功能触发器的菜单。 R S QN＋1 说明 J K QN＋1 说明 0 0 QN＋1 保持 0 0 QN 保持 0 1 1 置1 0 1 0 置1 1 0 0 置0 1 0 1 置0 1 1 不允不定状态 1 1 QN计数翻转 许 非 D QN＋1 说明 T QN＋1 说明 0 0 置0 0 QN 保持 1 1 置1 1 QN非 计数翻转 同一电路结构的触发器可以实现不同的逻辑功能，同一逻辑功能可以用不同结构的触发器来实现。不同结构的触发器具有不同的触发条件及动作特点，在选用触发器时，不仅需要知道它的逻辑功能，还必须了解它的结构类型。 3．重点和难点的分析 ⑴触发器电路的基本特点 触发器是能够记忆一位二值信号的基本逻辑单元。它具有以下特点: ①电路有两个稳定状态,以便记忆0和1两种信号. ②在输入信号作用下，电路能置成1或置为0。 ③输入信号消失后，电路能保持更新后的状态。 ⑵触发器逻辑功能的表示方法 触发器和其他逻辑电路一样，可以用真值表、函数表达式、时序图等方法表示其逻辑功能。不过，因为它的输出(次态)不仅取决于输入信号，而且和输入信号作用前电路的状态(现态)有关。因此，触发器的逻辑菜单示方法比门电路要复杂一些。它的真值表、表达式需要将现态作为变量处理，并和输入信号一起决定着次态。为了表明这一特点，触发器的上述两种表示方法分别称为菜单和特性方程,有时还用状态图和波形图来形象地表示它的逻辑功能。 例：下图是由或非门和与门组成的门控RS触发器，试用几种表示方法表示其逻辑功能，并根据CP，A，B的波形画出Q和Q非的波形。 ⑶触发器的电路结构与工作原理 按照结构型式不同触发器可分为： ①基本RS触发器 输入信号R，S能直接改变输出Q的状态，所以称输入直接控制触发器，为保证电路的正常工作，输入信号之间存在着约束条件， ②门控RS触发器 在输入端加上控制门，在控制脉冲作用下，电路工作状态同基本RS触发器。 ③主从RS触发器 由两级基本触发器串接而成，所以，时钟CP的变化使得电路翻转分两步走，CP=1时，主触发器按照基本RS工作，CP下降沿的瞬间，从触发器工作（仍是基本RS），此时主RS的状态传递到从RS。所以在整个CP间，输出仅保持一个状态。 注意，在CP=1的期间内，输入信号能直接影响主RS的状态。 以上几种触发器为电平触发，在CP的整个期间内，电路的状态能够发生多次翻转，这是电平触发电路的最显着的特点。 ④边沿触发器 触发器状态的更新只发生在CP的前沿或者后沿那个瞬间，CP的其它时刻电路均保持原态不变，边沿触发器的特点是在一个CP脉冲下电路仅能翻转一次。 在画电路波形的时候，电平触发器输出波形是所有输入信号和现态迭加的结果，边沿触发器仅须注意CP的前后沿时的输入信号和现态。 二．时序逻辑电路 常见的时序逻辑电路有寄存器、移位寄存器，计数器和顺序脉冲发生器等。根据组成时序电路中各个触发器动作变化与CP的关系，可分为同步时序电路和异步时序电路。 寄存器属较简单的时序电路，有送数控制端和数据输入端，用于寄存二进制代码；移位寄存器有串行输入、输出端、并行输出端和移位脉 冲端，可实现数据的移位等功能；计数器的主要作用一是对输入脉冲个数进行累计计数，二是对输入脉冲信号进行分频等。计数器按计数方式可分为加法计数器。减法计数器和可逆计数器，按计数长度（循环模数）可分为二进制计数器。十进制计数器和N进制计数器；常用的集成计数器芯片多为二进制计数器和十进制计数器，用它可方便地组成任意进制计数器。级联法可扩展计数器的位数，置数法适用于从任意数开始计数的任意进制计数器。 寄存器。移位寄存器、计数器和顺序脉冲发生器等时序电路部件可由触发器和门电路组成，也有专用ＴＴＬ型和ＣＭOS型中规模集成电路芯片。本章用前者侧重于介绍部件的原理和分析方法，用后者侧重于介绍部件的功能和应用。 三．脉冲整形电路 在数字系统中，常需要一定幅度和宽度的矩形脉冲。获得矩形脉冲的方法通常有两种，一是由脉冲振荡器直接产生，二是用脉冲整形电路将非矩形脉冲变换成符合要求的矩形脉冲。 施密特触发器是一种脉冲整形电路，它的电压传输特性是一条具有滞回特性的曲线，即触发器输出由低电平变为高电平和由高电平变为低电平所对应的阈值电压是不同的。施密特触发器可对输入波形进行变换和整形。回差电压△UT和阈值电压UT1和UT2是其主要参数。 单稳态触发器是一种脉冲整形电路，多用于脉冲波形的整形、延时和定时。它有一个稳态和一个暂稳态，稳态到暂稳态的转换靠外触发脉冲的作用，暂稳态维持一段时间后自动返回稳态，暂稳态维持时间的长短由定时组件Ｒ，Ｃ决定，与触发脉冲无关，脉冲宽度和恢复时间是单稳态触发器的主要参数。 多谐振荡器是一种脉冲产生电路，它不需要外加输入信号，而使电路能够周而复始地振荡，电路必须接成正反馈；多谐振荡器没有稳定状态，只有两个暂稳态，暂稳态时间的长短取决于定时组件ＲＣ的充放电时间。振荡周期Ｔ是多谐振荡器的主要参数。 555定时器是一种多用途的单片集成电路，利用它可以方便地构成施密特触发器、单稳态触发器和多谐振荡器等。脉冲产生和整形电路也可由门电路外接电阻，电容等元器件组成。 习题、答案 思考题 1．试分别写出基本RS触发器，门控D锁存器，边沿JK触发器的特性方程，列出真值表，画出逻辑符号和状态图。 ２．触发器有哪几种常见的电路结构形式，简述它们各自的动作特点。 ３．试说明触发器逻辑功能和电路结构的关系。 ４．RS触发器约束方程的含义。 ５．试说明异步控制信号在触发器电路中的异步复位。置位功能。 ６．试说明时序逻辑电路的特点、与组合电路的区别。 ７．什么叫同步时序电路，什么叫异步时序电路？ ８．试说明同步时序电路和异步时序电路的分析步骤。 ９．什么叫计数器的有效状态，什么叫无效状态？ 10．什么叫能自启动的时序电路，什么叫不能自启动的时序电路？ 11．用二个、四个。八个触发器组成的同步计数器电路，其计数进制ｗ可分别达到多少？ 12．用中规模集成计数器芯片构成任意进制计数器常用的方法有哪几种，它们各有什么特点？ 13．试说明施密特触发器、单稳态触发器。多谐振荡器的工作特点， 并说明每种电路的主要用途。 14．试说明施密特触发器、单稳态触发器。多谐振荡器各有几个暂稳态和能自动保持的稳定状态。 填空题 1．用JK触发器接成T触发器，正确接法是将输入端JK 均接高电平 2．要使JK触发器实现Q0n＋1= Q0n的功能，应使J= 1 ，K= 1 3．JK触发器具有置0，置1， 保持 和 翻转 功能。 4．D触发器具有 和 功能。 5．仅具有置１和置０功能的触发器称为 触发器。 6．TTL型触发器正常工作时，异步置位SD，复位端RD的正确接法是接 7．要使触发器异步置位，应使SD= ，RD= ；要使 触发器异步复位，应使应使SD= ，RD= 。 8．时序逻辑电路的特点是输出不仅取决于当时 的状态，而 且还与电路 的状态有关，因此，电路中必须包含有 电路。 9．用4个触发器组成的计数器最多可有 个有效状态，它称 为 进制计数器。若要构成五进制计数器，最少用 个触发器，有 个无效状态。 10．按数码的存取方式，寄存器可分为 寄存器和 寄存器。 11．移位寄存器可分为 寄存器， 寄存器和 寄存器。 12．四位双向移位寄存器74LS194的菜单见表6.4.1。要实现保持功能，应使 ，当S0=0，S1=1，RD=1时，电路实现功能 13．按各个触发器状态转换与ＣＰ的关系，计数器可分为 计数器和 计数器。 14. 按状态转换规律，计数器可分为 计数器和 计数器。 15．按计数长度，计数器可分为 计数器， 计数器和 计数器。 16．四位二进制可逆计数器74LS191的菜单见表６.４.４。U/D为加减计数的控制端，当其值为 时，作加法计数， 为预置数控制端， 有效。 17．用四位同步二进制计数器74LS161构成从0至（M一1）的M进制计数器（M<16）,若采用置数法，控制门（与非门）的输入应接计数器输出状态 (M或M-1)，（74LS161的功能参见表6.4.3）， 同步输入端Ｄ3Ｄ2Ｄ1Ｄ0的状态应为 。 18．施密特触发器是一种脉冲 电路，用于脉冲波形的 和 。 19．施密特触发器具有 ，电路的参数有 ， 和 。 20。单稳态触发器是一种脉冲 电路，多用于脉冲波形的 ， 和 ，它的主要参数有 和 。 21．单稳态触发器从稳态到暂稳态的转换靠 的作用，在暂稳 态维持一段时间后返回稳态。暂稳态维持时间的长短由定时组件 决定，与 无关。 22．多谐振荡器是一种 电路，它有两个 ，暂稳态时间的长短决定于时间组件RC的 时间，它的主要参数是 。 练习 *(6-1)一．在图P6.2.1所示的基本RS触发器中，若R、S的波形如图P6.1（a）和（b），试分别画出对应的Q、Q的波形。 解：基本RS触发器电路如下。 根据RS触发器菜单，用低电平表示0、用高电平表示1，即可画出波形图。 应当注意： 1．当S、R均为0时，是触发器非正常工作，此时输出均为1。X下图(a)(b)第一段错,(a) Q、Q均为1, (b)中R开始波形与书上有出入, Q有误 2．当非正常工作结束后，出现竞争险象，结果状态不定，出现图中用灰色表示的方块。 二．在图6.2.1所示的基本RS触发器电路中，若S、R的波形如图6.2所示，试对应画出输出Q和Q端的波形。 解：基本RS触发器电路如下。 根据RS触发器菜单，用低电平表示0、用高电平表示1，即可画出波形图。 应当注意： 1．当S、R均为0时，是触发器非正常工作，此时输出均为1。 2．当非正常工作结束后，若S、R同时变为1，则出现竞争险象，结果状态不定，图中用灰色的方块表示。 X上图中应为S、 R 三．在图6.2.3所示的门控RS触发器电路中，若输入S、R和E的波形如图6.3（a）和（b），试分别画出对应的输出Q和Q端的波形，设 触发器初始状态为0。 解：门控RS触发器电路如下。 门控RS触发器功能相对于RS触发器，多了一个同步信号E。在同步信号E有效期间，电路的功能同基本RS触发器，用低电平表示0、用高电平表示1，即可画出波形图。 应当注意： 1．在同步信号E有效期间用S、R的输入信号决定输出端Q、Q。 2．当S、R均为1时，是触发器非正常工作，此时输出Q、Q均为1。 3．当非正常工作结束后，若S、R同时变为0，则出现竞争险象，结果状态不定，图中用灰色的方块表示。 X 上图中Q的起始(E=0时)应为1，E的2、3、4脉冲对应输出波形 均不对, X 下图中当E=0时,应保持,开始一段波形有误. 四．在图6.2.5所示的D锁存器电路中，若输入D、E的波形如图P6.4（a）和（b）所示，试分别对应画出输出Q和Q端的波形，设触发器的初始状态为0。 解：D锁存器电路如下。 D锁存器取消了同步SR触发器的约束条件，在同步信号E有效期间，按照Qn＋1 = D的特性方程，用低电平表示0、用高电平表示1，即可画出波形图。 应当注意：在同步信号E有效期间D的输入可以引起输出端Q的多次翻转。 X 上图中D第二个脉冲期间波形与书上略有不同 *(6-2)五．试分析图P6.5（a）和（b）所示电路的逻辑功能，并根据给定的A、B、CP波形分别对应画出输出Q端的波形，设触发器的初始状态为0。 X 上图(a)前面两个门电路书上是或非门而不是与非门,故输出波形出入较大(CP=1约束, CP=0,输入控制输出). 解： 1．列出电路（a）的真值表，从表中可以看出，电路为门控RS触发器。其中，S=A、R=B。 CP A B Qn Qn＋1 0 * * * Qn 1 0 0 * Qn 1 0 1 * 0 1 1 0 * 1 1 1 1 * 不允许 按照给定波形画出电路的输出波形。 2．列出电路（b）的真值表，从表中可以看出，电路为D锁存器。其中，D=A。 CP A Qn＋1 0 * Qn 1 0 0 1 1 1 按照给定波形画出电路的输出波形。 六．在图6.2.7所示的主从RS触发器中，试根据图P6.5（c）所示 的A（S）、B（R）、CP波形对应画出输出Q端的波形，设触发器的初 始状态为0。 解：从主从RS触发器的逻辑图中可以看到，只有CP的下降沿方能把主触发器的输出作为从触发器的有效输入信号R、S。所以在绘图时，对应CP下降沿的R、S信号即可作出输出波形。 X 上图中最后一个CP下降沿输出波形有误 *(6-3)七．在图6.2.8所示的主从JK触发器中，试根据图P6.5（C）所示的A（J）、B（K）=CP波形对应画出输出Q和Q端的波形，设触发器的初始状态为0。 X下图中主从JK触发器符号的CP下降沿末标出 解：在画图前应该首先考虑主从JK触发器的菜单。在CP有效期间，菜单有： A（J） B（K） Qn＋1 0 0 Qn 0 1 0 1 0 1 1 1 翻转 从主从JK触发器的逻辑图中可以看到，只有CP的下降沿方能把主触发器的输出作为从触发器的有效输入信号J、K。所以在绘图时，对应CP下降沿的J、K信号即可作出输出波形。 X 下图中波形S、R应为J、K,最后一个CP下降沿对应的输出 波形有误 *(6-4)八．在图P6.8（a）、（b）和（c）所示的三个边沿D触发器中，试根据图中给定的CP、A的波形对应画出其输出Q端的波形。设触发器的初始状态均为0。 解：按照D触发器的特性方程Qn＋1=D，则Q1n＋1=Q1n、Q2n＋1=Q2n、Q3n＋1 =A。 注意Q2是CP下降沿触发。X 下面Q2触发器符号下降沿末标出，波形图中Q3波形不对 *(6-5)九．在图P6.9（a）、（b）和（c）所示的三个边沿JK触发器中，试根据图中给定的CP波形对应画出其输出Q端的波形。设触发器的初始状态均为0。 解：按照JK触发器的特性方程Qn＋1=JQn+KQn，则Q1n＋1=Q1n，Q2n＋1=Q2n，Q3n＋1=Q3n。 注意Q1是CP下降沿触发，Q2是CP上升沿触发，Q3是CP上升沿触 发。 *(6-6)十．在图P6.10（a）所示的四个边沿触发器中，若已知CP、A、B、C的波形如图（b）所示，试对应画出其输出Q端的波形。设触发器的初始状态为0。 解：按照JK触发器的特性方程Qn＋1=JQn+KQn，则Q2n＋1=AQ2n + BQ2n，Q4n＋1=AQ4n + BQ4n。 按照D锁存器的特性方程Qn＋1=D，则Q1n＋1=A、Q3 n＋1=A。 注意：Q1、Q2的CP 是前沿触发，Q3、Q4是后沿触发。在画图时注意异步置位、复位端优先。 X Q1应在最后一个CP上升沿由1变为0,而不是下降沿；Q3波 形当C=0时应异步置1. 十一．触发器电路如图P6.11（a）所示、试根据图（b）给定的CP、A的波形，对应画出输出Q1和Q2的波形，设两个触发器初始状态均为0。 解：分析该电路可以按照写出驱动方程、带入触发器的特性方程得到状态方程的步骤求解，Q1n＋1=AQ1n、Q2n＋1= Q1nQ2n＋Q1nQ2n *(6-7)十二．触发器电路如图P6.12所示。试根据图（b）给定的CP波形，对应画出其输出Q1、Q2、Q3的波形，设备触发器初始状态均为0。X Q2触发脉冲CP书上是下降沿 解：分析电路，前后两个串联的JK触发器和T触发器均接成T触发 器，是一个典型的二进制加法计数器，状态图为00→01→10→11→00，即除4电路。后一个独立的D触发器亦接成T触发器工作方式(T=1)，为除2电路。Q1n＋1=Q1n，Q2n＋1= Q1nQ2n＋Q1nQ2n , Q3n＋1=D3=Q3n X Q3波形应为上升沿触发 十三．触发器电路如图P6.13（a）所示。试根据图（b）给定的CP波形，对应画出其输出Q1、Q2和Q3的波形，设各触发器初始状态均为0。 解：分析电路，Q1n＋1=Q1n， Q3触发器的特性方程Q3n＋1=J3Q3n+K3Q3n = J3 = Q2n，即在CP2的作用下Q3n＋1输出波形同Q2n。 注意：Q1、Q2的触发脉冲分别是CP的前后沿，要注意时序对齐。 十四．触发器电路如图P6.14（a）所示。试根据图（b）给定的CP波形，对应画出其输出Q1和Q2的波形，设各触发器初始状态均为0。 解： 1．写出驱动方程：D1=1、Q1n＋1=D1=1，J2= Q1n、K2=1，Q2n＋1 = J2Q2n+K2Qn = Q1nQ2n， 写出输出方程Rd= CP*Q2 *Q2。 2．画出状态转换表 现态 次态 Q2n Q1n Q2n＋1 Q1n＋1 Rd 0 0 0 1 1 0 1 1 1 0 1 0 0 1 1 1 1 0 0 1 X 上图Q1和Q2及Rd的波形均有误 *(6-8)十五．触发器电路如图P6.15（a）所示。试根据图（b）中CP、A的波形，对应画出输出Q1和Q2的波形，设各触发器初始状态均为0。 解：Q1为T触发器，其异步复位在脉冲A的上升沿时由Q1=1产生。 X 上图少一个CP脉冲 十六．试分析图P6.16电路。列出状态转换表。画出状态转换图，说明功能。 解： 1．写出驱动方程，J1=K1=1，J2=K2=Q1。输出方程 Y=Q1Q2。 2．带入JK触发器的特性方程Qn＋1=JQn+KQn，则Q1n＋1=Q1n，Q2n ＋1 =Q1nQ2n + Q1nQ2n。 3．列出状态表：现态 次态 输出 Q2 Q1 Q2 Q1 Y 0 0 1 1 1 1 1 1 0 0 1 0 0 1 0 0 1 0 0 0 4．画出状态转换图：00→11→10→01→00. 5．结论：四进制同步减法计数器，当状态为00时有进位。 十七．列出图P6.17电路的状态转换表。画出状态转换图。 解： 1．写出驱动方程，J1=1，K1=Q2n，J2=K2=Q1n。J3=K3=Q1n， nnnQQQ123输出方程 Y== Q1n+Q2n+Q3n。 2．带入JK触发器的特性方程Qn＋1=JQn+KQn， 则 Q1n＋1=Q1n+Q2nQ1n = Q1n+Q2n Q2n＋1= Q1nQ2n + Q1nQ2n =Q1n Q3n＋1=Q1nQ3n + Q1nQ3n 3．列出状态表：现态 次态 Q3n Q2n Q1n Q3n＋1 Q2n＋1 Q1n＋1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 0 0 0 1 4．画出状态转换图：000→101→111→110→001→011→010→101 (X 100指向001箭头待画) 100 5．结论：是一个六进制计数器，能自启动。 十八．试分析图P6.18电路。列出状态转换表。画出状态转换图，说明功能。 X Q1-Q3序号与书上反 解： 1．写出驱动方程，D1=Q1nQ2n，D2= Q1n，D3= Q2n。 2．带入D锁存器的特性方程Qn＋1=D 则 Q1n＋1=Q1nQ2n ，Q2n＋1= Q1n ，Q3n＋1= Q2n 3．列出状态表：现态 次态 Q3n Q2n Q1n Q3n＋1 Q2n＋1 Q1n＋1 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 0 0 1 0 1 1 1 1 0 1 1 0 1 0 0 1 0 1 0 1 0 1 1 1 1 1 0 4．画出状态转换图：(Q3Q2Q1)0→1→2→4→1， 3→6→4，5→2，7→6. 5．结论：三进制同步计数器，可以自启动。 十九．试分析图P6.19电路。列出状态转换表。画出状态转换图，说明功能。 X Q1-Q3序号与书上不一致 解： 1．写出驱动方程：J1=K1=Q3n，J2=K2=Q1n，J3=K3=Q2n。 输出方程：Y=Q2Q3 2．带入JK触发器的特性方程Qn＋1=JQn+KQn， 则 Q1n＋1=Q3nQ1n + Q3nQ1n = Q3n Q2n＋1= Q1nQ2n + Q1nQ2n = Q1n Q3n＋1= Q2nQ3n + Q2nQ3n = Q2n 即Q1n＋1 = Q3n，Q2n＋1 = Q1n，Q3n＋1 = Q2n ，即为扭环形计数 器. 3．列出状态表：现态 次态 Q3n Q2n Q1n Q3n＋1 Q2n＋1 Q1n＋1 0 0 0 0 0 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 1 1 0 1 0 1 0 4．画出状态转换图：0→1→3→7→6→4→0，2→5→2。 5．结论：六进制同步计数器，不能自启动。 *(6-9)二十．试分析图P6.20电路。列出状态转换表。画出状态转换图，说明功能。 解：输入信号A为工作方式控制信号。 当A=1时， 1．驱动方程：J1=K1=1，J2=K2=Q1n。输出方程：Y=Q1Q2。 2．带入JK触发器的特性方程Qn＋1=JQn+KQn，得到状态方程 Q1n＋1=Q1n，Q2n＋1=Q1nQ2n + Q1nQ2n 3．列出状态表：现态 次态 输出 Q2n Q1n Q2n＋1 Q1n＋1 Y 0 0 1 1 1 1 1 1 0 0 1 0 0 1 0 0 1 0 0 0 4．画出状态转换图：(Q2Q1) 00→11→10→01→00。 5．结论：四进制同步减法计数器，能自启动，当Q2Q1=00时有借位Y=1。 当A=0时， 1．驱动方程：J1=K1=1，J2=K2=Q1n。输出方程：Y=Q1Q2。 2．带入JK触发器的特性方程Qn＋1=JQn+KQn，得到状态方程 Q1n＋1=Q1n，Q2n＋1=Q1nQ2n + Q1nQ2n Q1n+1=Q1n，Q2n+1=Q1Q2n + Q1Q2n 3．列出状态表：现态 次态 输出 Q2n Q1n Q2n＋1 Q1n＋1 Y 0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 4．画出状态转换图：(Q2Q1) 00→01→10→11→00。 5．结论：四进制同步加法计数器，能自启动。当Q2Q1=11时有进位Y=1。 所以电路为四进制同步可逆计数器，能自启动。 二十一．试分析图P6.21电路。若寄存器A和寄存器B的初始数据QA3QA2QA1QA0 = 0101和QB3QB2QB1QB0 = 0011，触发器C的状态也为0。试分析经过四个CP后，两个寄存器中的数据分别是什么，说明电路的功能。 解：寄存器A和B为并行输入移位寄存器，输入方式为异步输入，当各个D锁存器的异步置位端为0时，Q端输出为1。可以看作是反码输入。电路C1为一位全加器，其输出本位和送到串行移位寄存器A的串行输入端，用以保存结果，CO为D锁存器，用以保存当前进位。 操作过程是： 1．异步复位。 2．送入数据0101和0011。在寄存器A、B中保存了两个数。 3．四个CP后完成数据相加并将结果1000送入寄存器A，而寄存器B为0000。 二十二．试分析图P6.22电路。列出状态转换表。画出状态转换图，说明功能，并检查电路能否自启动。 nnQ解： 1．写出驱动方程：J1=2Q3，K1=1，J2= Q1n，K2= Q1n+Q3n，J3= Q1nQ2n，K3= Q2n。 2．带入JK触发器的特性方程Qn＋1=JQn+KQn， 则 Q1 n＋1 nnQ2=Q3*Q1n Q2n＋1= Q1n*Q2n + (Q1nQ3n)*Q2n = Q1nQ2n + Q1nQ2nQ3n Q3n＋1= Q1nQ2n*Q3n +Q2n*Q3n 3．列出状态表：现态 次态 Q3n Q2n Q1n Q3n＋1 Q2n＋1 Q1n＋1 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 0 0 0 1 1 1 0 0 0 4．画出状态转换图：Q3Q2Q1 000→001→010→011→100→101→110→000←111。 5．能自启动七进制计数器。 二十三．试分析图P6.23中各电路功能，列出状态转换表。画出状态转换图，说出各是几进制计数器。 解： 1．图A，置数端0000，复位端0100，状态表0→1→2→3→4→0，五进制计数器。 2．图B，置数端0000，复位端0110，状态表0→1→2→3→4→5→6→0，七进制计数器。 3．图C，置数端0111，复位端1111，状态表7→8→9→10→11→12→13→14→15→7， 九进制计数器。 4．图D，置数端0010，复位端1001，状态表2→3→4→5→6→7→8→9→2，八进制计数器。 *(6-10)二十四．试用同步四位二进制计数器73LS161分别构成七、十二、十五进制计数器（置数法）。 解： (a) 七进制：0000→0110, (b) 十二进制：0000→1011, (c)十五进制：0000→1110 . *(6-11)二十五．若将图P6.25所示的输人信号分别加到TTL反相器输入端和TTL反相输出的施密特触发器的输入端，定性画出对应的输出电压波形，并说明两个输出电压波形有何不同（设TTL反相器的阈值电压UT = 1.4Ｖ。施密特触发器UT1 = 0.9V、UT2 = 1.6V）。 解： *(6-12)二十六．试计算6.5.15所示施密特触发器的UT1 、UT2 和△UT 的值，并画出电压传输特性。 已知R1 = 10KΩ、R2 = 30KΩ、G1和G2的电源电压UD0 = 15V。 解：因为电源电压为15V，故CMOS电路的阀值电压=7.5V。 电路由输出低电平到高电平翻转时(Uo=0)，输入电压Ui应符合不等式Ui*R2/（R1+R2）≥7.5V，得Ui≥7.5*（R1+R2）R2= 10V =UT2。 电路由输出高电平到低电平翻转时(Uo=15V)，迭加定理： 输入电压Ui应符合不等式Ui*R2/（R1+R2）+ 15*R1/（R1+R2）≤7.5V， 得Ui≤5V =UT1，△UT= UT2－UT1=5V. X 电压传输特性末画 *(6-13)二十七．在图6.5.11所示的单稳态电路中，已知R = 20KΩ、C = 5μF，试估算脉冲宽度tW 的值。 解：图6.5.11是将555时基电路接成单稳态工作方式，根据式（6.5.2）tw≈1.1RC。 已知R = 20KΩ、C = 5μF，则tw = 1.1*20*103*5*10-6 =0.11秒。 *(6-14)二十八.在图6.5.14所示的多谐振荡器电路中，已知R1 = R2 = 20KΩ、C1 = 5μF 试估算脉冲周期T的值。 解： 图6.5.14是将555时基电路接成多谐振荡器工作方式， 根据式（6.5.3）T≈0.69（R1+2R2）C。已知R1 = R2 = 20KΩ、C1 = 5μF ， 则T =0.69（20 + 40）*103*5*10-6 =0.21秒。 二十九．图P6.29示出了电路输入UI 、UO的波形。试说明各应选取何种电路能实现该功能。 解：图A输入为脉冲宽度不等的方波，输出为脉冲宽度相等的方波，而且输出波形的下降沿和输入波形对齐，所以，可以用单稳态电路实现该功能，用输入信号作单稳态的触发信号。输出脉冲宽度由R、C决定。 图B所用的电路来实现波形变换(正弦波→矩形波)，为施密特电路。 图C用计数器(三进制)，当输入若干个脉冲后输出一个进位脉冲。 图D所用的是二分频器，可以用T触发器实现。 三十．试用同步十进制计数器74LS160组成一个计时电路，用以表示 时、分、秒。 解：电路实现框图如下， 注意：当小时显示为23时，下一个小时脉冲使小时计数器复位。 *(6-15)三十一．试用图P6.31所示的555定时器构成施密特触发器、单稳态触发器和多谐振荡器。并根据组件(电阻R、电容C)的参数，写出有关的重要公式的估计式(例如回差电压、单稳输出脉冲宽度及多谐输出振荡周期等)。 解：下图依次为施密特触发器、单稳态触发器和多谐振荡器。 X 施密特触发器4脚应接到Vcc(5脚一般接.01μF到地) (a) 施密特触发器： UT1=1/3Vcc，UT2=2/3Vcc，△UT= UT2－UT1=1/3Vcc； (b) 单稳态触发器： tw=1.1RC ； (c) 多谐振荡器： T=0.69(R1＋2R2)C 。 因篇幅问题不能全部显示，请点此查看更多更全内容