高速数字电路特性及串扰技术研究

总第１５５期　舰船电子工程　ｖｏ１．２６№．５　２００６年第５期　Ｓｈｉｐ　Ｅｌｅｃｔｒｏｎｉｃ　Ｅ　ｎｅ　ｎｇ　９６　高速数字电路特性及串扰技术研究　尹淑仙韩威　（武汉数字工程研究所武汉４３００７４）　摘要介绍高速数字电路相关的电气特性和等效模型，重点讨论串扰的产生及有效防治手段，同时结合设计经验对　于接地与叠层的相关技术进行了深入探讨。　关键词互感；互容；集总模型；离散模型　中圉分类号＇ＩＮ７９　Ｒｅｓｅａｒｃｈ　Ａｂｏｕｔ　Ｈｉｇｈ—Ｓｐｅｅｄ　Ｄｉｇｉｔａｌ　Ｄｅｓｉｇｎ　Ｃｈａｒａｃｔｅｒ　ａｎｄ　Ｃｒｏｓｓｔａｌｋ　Ｙ．ｍ　Ｓｈｕｘｔａｎ　Ｈａｌｌ　Ｗｄ　（Ｗｕｈａｎ　ＤｉｇｉｔａｌＥｎｇｉｎｅｅｒｉｎｇＩｎｓｉｔｔｕｔｅ，Ｗｕｌｕｍ　４３００７４）　Ａｂｓｔｒａｃｔ　Ｔｈｅ　ｅｌｅｃｔｒｏｎｉｃ　ｃｈａｒａｃｔｅｒ　ａｎｄ　ｅｑｕｉｖａｌｅｎｔ　ｍｏｄｕｌｅ　ｏｆｈｉｇｈ—ｓｐｅｅｄ　ｄｉｇｉｔａｌ　ｄｅｓｉｇｎ　ａｒｅ　ｉｎｔｒｏｄｕｃｅｄ　ｉｎｔｈｉｓ　ｐａｐｅｒ．Ｉｔ　ｆｏｃｕｓｅｓ　Ｏ１１　ｔｈｅ　ｓ０ｕＩｃｅ　ｏｆ　ｃｒｏｓｓｔａｌｋ　ａｎｄ　ｅｆｆｅｃｔｉｖｅ　ａｎｔｉ—ｃｒｏｓｓｔａｌｋ　Ｉｌ＇ｅａｓｕｒｅ．Ｉｔ　ａｌｓｏ　ｃｏｎｔａｉｎｓ　ｔｈｅ　ｄｅ　ｓｋｉｌｌｓ　ｏｆｇｒｏｕｎｄｉｎｇ　ａｎｄ　ｃＩＤｓｓ—ｓｅｃｔｉｏｎ．　Ｋｅｙ　ｗｏｌｄｓ　ｍｕｔｕａｌ　ｉｎｄｕｃｔａｎｃｅ，ｍｕｔｕａｌ　ｃａｐａｃｉｔａｎｃｅ，ｌｕｍｐｅｄ　ｍｏｄｅｌ，ｄｉｓｔｒｉｂｕｔｅｄ　ｍｏｄｅｌ　Ｃｌａｓｓ　ｎｕｍｂｅｒ　ＴＮ７９　于趋肤效应或趋附深度等较复杂的电性等效模型　１　引言　的分析。　２．２高速数字电路的相关参数　随着数字电路设计向系统化，小型化发展，电　（１）频宽：信号所含的最高频率分量。频宽＝　子系统设计更趋向于高速，高频，高密。与低速数　０．３５／上升时间。可见决定频宽的是时钟脉冲信号　字电路最大的不同是高速数字电路强调了无源元　的上升时间而不是频率，频率高不一定就是高速。　件的特性，无源元件包括了电路板，传输线，集成电　（２）谐波：分析时钟脉冲的频宽时要预估ｌ０倍　路封装，通孔，接地设备。高速分析主要研究无源　于基本频率的谐波。电路系统组件产生的分布效　元件对信号传播的影响（振荡和反射），信号间的相　应与导线电感会形成谐振现象　谐振频率应满足　互作用（串扰），外界对元件的影响（电磁干扰），地　如下公式：　平面差异造成的地弹等对电路的影响。　Ｃ＝１／２ＩＩ（ＬＣ）　ｆｒ≥５×ｆｃ１　ｋ　２高速数字电路特性　ｆｃｌ　ｋ为时钟脉冲信号的基本频率，ｆｒ为时钟脉冲信　号的谐振频率。　２．１时域和频域　若不满足上述条件，轻者会加重时钟信号的振　分析电路的电气特性之前应考虑是从“时域”　铃现象，重者降低“噪声容限”严重干扰系统稳定　或“频域”人手，同一信号在时域和频域表现的信息　性。　应该是一致的，可以通过傅立叶转换在两者之间无　（３）集总模型：如果信号的上升时间超过电路　损转换。时域适用于简单的电特性等效模型分析　通路长度的６倍以上，电路维持在集总模型领域，　（观测信号上升时间及电路传输延迟等电性参数）。　表示整个电路通路中的每一点具有相同的电位，它　频域用来显示不同频率点上的能量分布状态，使用　的电容和电感不是频率的函数也不受频率的变化　收稿日期：２００５年８月１１日，修回日期：２００５年９月５日　维普资讯 http://www.cqvip.com

２ＯＯ６年第５期　舰船电子工程　而改变，分析电路就比较简单。　（４）离散模型：当信号的上升时间递减趋近于　传播延迟时间，进入离散模型区域，该区域除了必　须处理所特有的传输线效应外，还有因阻抗不匹配　而造成的反射及互容互感产生的串扰。　对于高速数字系统设计人员而言，集总和离散　模型是很重要的等效模型，应尽可能设法让电路处　于集总模型。相对于离散模型，集总模型分析比较　简单，但随着信号上升时间的缩短和切换频率的提　高，电路不可避免地会进入离散模型，这样需要分　析各方面的电特性对电路的影响。电特性等效模　型由电子材料的介电常数，传播路径的长度，信号　上升时间和传播速度决定。例如通常使用的ＦＲ一　４印制板材料外层的介电常数约为１４．５之间，内　层的有效介电常数约为４．５。因此对于相同的传　输线结构ＰＣＢ外层的传播速度比内层快。在高速　布局布线时，我们经常将高速抗噪能力强的信号在　外层布线，低速或灵敏的信号线在内层布线且靠近　地层。　３　串扰的产生及解决方案　３．１串扰的产生和计算　电容，电感，互容，互感为描述和理解数字元件　在高速电路中的特性提供了丰富的内涵。研究电　容，电感有多种方法：微波工程师用麦克斯韦方程组　求解，ＳＰＩＣＥ仿真设计师使用线性微分方程，数字电　路设计师使用阶跃响应。阶跃响应作为时间的函　数，根据其是否为常数或上升下降的状态来描述一　个电子元件的特性并判断为阻性，容性或感性。　普通类型的电容和电感描述的是相对独立器　件的特性，互容和互感描述的是一个元件对另一个　元件的影响，串扰主要就是相邻导体之间形成的互　感与互容。具体分为“远端串扰”和“近端串扰”。　作为经典高速电路设计理论：低速信号电流沿着最　小电阻前进，高速信号电流沿着最小电感路径前　进，返回信号电流趋向于信号导体的附近。电流密　度随着相互距离增加的平方而下降。返回信号电　流产生的磁场对其他电路走线产生感应电压，由此　产生的感应噪声随着相互距离增加的平方而下降。　两个电路之间的互容耦合可以简单地当作电　路Ａ到电路Ｂ的一个寄生电容连接。一个互容ＣＭ　将电流ＩＭ注入电路Ｂ，ＩＭ与电路Ａ的电压变化率　成正比：　ＩＭ＝ＣＭ（ｄＶＡ／ｄｔ），若电路的上升时间为Ｔｒ，接　受电路的阻抗为ＲＢ，则：　串扰＝ＲＢ×ＣＭ　电路之间的互感耦合相当于连接在电路Ａ和　电路Ｂ之间的微小变压器。互感ＬＭ将噪声电压Ｖ　注入Ｂ，噪声电压Ｖ与电路Ａ中的电流变化率成正　比：　Ｖ＝ＬＭ（ｄＩａ／ｄｔ），若电路的上升时间为Ｔｒ，驱动　电路Ａ的源端阻抗为ＲＡ，则：　串扰＝ＬＭ／（ＲＡ×Ｔｒ）　３．２串扰的解决方案　在高速电路中，互感耦合通常比互容耦合产生　的问题更严重。改善由互容产生的串扰可以在相　邻的传输线问加入屏蔽接地措施，也可以在时序允　许的情况下，增加转态较频繁的信号的上升时间。　上述方法对消除由互感产生的串扰无作用，唯有减　少流经互感的电流形成的回路面积才有效。两导　线之间的互感不仅与两导线之间的距离成反比，还　与导线与接地平面的距离成正比。我们可降低两　导线问平行的长度即交叉式（ＣＲＯＳＳ—ｏｖｅｒ）布局方式　或者降低导线与地平面的距离可有效减少因互感　产生的串扰。　４接地技术与经典叠层案例　４．１地的定义与接地技巧　采用合适的接地　技术可有效消除噪声　和减小串扰。理想的　“地”的定义是代表一　图１单点串联接地　个系统或电路的“等　电位电路参考点”，实际的“地”是提供一个低阻抗　路径以供信号电流流回到信号源的路径。它强调　了真实的接地端是有电压降存在并会耦合噪声到　电路去干扰其他的信号。“地”分为安全接地和信　号接地，安全接地是在机壳上连接一个低阻抗（近　似短路）路径到大地目的是提供一个旁路路径给泄　漏到机壳上的漏　电以保证设备安　全。信号接地分　为单点接地和多　点接地。单点接　图２单点并联接地　地又分串联和并　联。串联接地是　最容易造成噪声耦合但最经济的接法。在串联接　地中，离公共地端最远的位置对噪声电压的影响最　维普资讯 http://www.cqvip.com

尹淑仙等：高速数字电路特性及串扰技术研究　总第１５５期　大，因此在应用中尽可能将大电流或大功率的电路　脂板的类型。同时线宽，线距也要在叠层时设定，　装置最靠近公共地端，并联接地的接地阻抗较小，　走线越细及线间距越近，产生的串扰越多，合理的　适用于１０Ｍ以下的低频环境。多点接地的成本最　叠层对于减小串扰，平衡走线密度，合理的功耗设　高，但它的接地阻抗最小，适用于高于１０Ｍ的高频　计是有指导意义的。以下是具有代表性的八层板　环境。信号接地方式如下所示：　叠层模型如图４所示。　布局布线时，消除噪　该八层板总厚度１．６ｍｍ，顶层和地层的特征阻　声和减小串扰的关键是　抗为５０欧姆，采用２１１６Ａ型环氧树脂板，该介电常　保持地平面的完整性，一　数Ｅｌ＂为４．４，压层厚度Ｈ为０．２５ｍｍ，中间层的内芯　个完整的地平面可以提　板采用７６２８型，介电常数￡ｒ为４．６，厚度Ｈ为　供接地保护走线的大部　０．１６ｍｍ～０．３４ｍｍ。特征阻抗为４８欧姆。过孑Ｌ一　分好处，在以前的设计中　般时选择内径／夕｝’径（０．３５／０．７），线宽／线间距极限　遇到过设计工程师有时　（５ｍｉｌ／５ｍｉｌ）。对于高速板而言，把电源层和地层直　想把几根重要的线布在　接安排在一起，可以使它们的电容耦合最大从而减　图３多点接地　地层以保持信号的“干　少了电源供电噪声，使用额外的地平面将布线层网　净”，其实这样在地平面　络隔离，散布一些接地的通孔对信号布线进行保护　会形成“地槽”，地平面被人为切割，这样做是典型　从而减少串扰和噪声干扰。　的错误，因为地槽会对垂直方向的信号产生不必要　的电感，槽电感会减慢信号在接收端的上升时间并　５结束语　产生互感串扰，高速环境设计中，设计人员应具备　丰富的电磁场理论作为布线设计的依据。　高速数字电路的广泛应用，在低速环境中很难　遇到或可以忽略的电路特性已　经在高速环境中显现并需重点　关注，比如串扰，地弹，反射，容　限噪声，电磁干扰等电特性，高　速分析也成为综合性系统性的　研究课题，其涵盖面包括：电路，　传输线和电磁场理论等。我们　可以通过合理的布局和叠层，完　整的接地系统及保护性布线技　术有效减少串扰的产生，但绝没　有一种办法可解决所有的干扰　现象。只有通过权衡利弊，理性　分析才有可能将干扰控制在合　理的范围。　参考文献　４　氅　．　…　…．　Ｄｉ　Ｄｅｓｉ　］．电子工业１【Ｊ出　Ｈ版ｏｗ社ａ影ｒｄ印Ｊｏ版ｈｎｓｏｎ　Ｈ．　一ｉｇｈ　Ｓ　ｐ，￣ｄ　细指定了电源和地层望　耋　篓　。［￣２ｊ］　ｖｑ．Ｊ　ｄｄ／．　数ｔ磊　防治技术［Ｍ］．　，度，在高速电路中还包括板层的特征阻抗及环氧树　基板的介电常数及板层厚　台湾：全华科技图书出版社　…　一一　一　～。一　…”…　～～…