1、模拟电路部分底层、顶层layout;
2、 整体项目的layout;
3、 使用cadence等工具对layout 进行DRC , LVS验证;
4、协助电路设计工程师进行必要的后仿。
因篇幅问题不能全部显示，请点此查看更多更全内容
Copyright © 2019- igat.cn 版权所有
违法及侵权请联系：TEL:199 1889 7713 E-MAIL:2724546146@qq.com
本站由北京市万商天勤律师事务所王兴未律师提供法律服务
